BUCK各点电流电压问题

是菲菲呀 · 发表于 2023-5-15 21:14:37

该电路为传统BUCK电路，求问为什么SW处电压会出现抖动，电感电流为什么存在一截电流不变的区域？

登录/注册后可看大图

从上往下依次为SW电压，输出电压

登录/注册后可看大图

从上往下依次为开关管电流，整流管电流，电感电流，电容电流

chf1 · 发表于 2023-5-15 21:14:38

本帖最后由 chf1 于 2023-5-26 13:08 编辑

是菲菲呀发表于 2023-5-23 16:49
输入电压15V，因为工艺的限制，功率管的栅漏电压只能限制在5V，NMOS作为整流管，PMOS作为开关管
...

按理来说，VSW可能因为管子尺寸过大产生时钟耦合而出现过冲，但你这个振荡就有点迷惑。然后，还有一个问题是你没有设死区时间，导致上下开关管直通，NMOS上出现明显的反向电流。VSW稳定下有很大的负向电压可能是因为NMOS的尺寸过于小了。电感电流有一段不变可能不是真的不变，而是由于你设计的电路纹波比较小造成上升不明显或者电感太大造成斜率比较小，按理来说应该是开关管电流起始瞬间上升速度很快，然后掉下来再以一定的斜率上升（比刚开始一瞬间慢）的，这样电感电流才会以该斜率上升，但你这里电感电流上升阶段开始瞬间斜率比较小（可能是由于你的管子尺寸问题导致上升斜率太小，没有一瞬间完成）后面阶段看似不变的斜率才是真正的电感充放电斜率。
还有你那个VSW振荡问题，我仿了一下，发现可能是由于开关管尺寸太小造成的，如果尺寸太小，开关管开得不充分，受到干扰在开和关之间切换，就有可能造成电路振荡。
综上，尺寸问题可能是主要的原因。

是菲菲呀 · 发表于 2023-5-15 21:20:33

补充：开关管和整流管的栅极信号由其他大方给入，PMOS为VCC-5V~VCC，NMOS为0~5V

cuiyunz_89 · 发表于 2023-5-16 15:27:26

thanks

chf1 · 发表于 2023-5-17 14:25:41

本帖最后由 chf1 于 2023-5-17 14:31 编辑

你输入电压VCC是5V吗？开关管电压为啥从VCC-5到VCC？你这个是不是两个NMOS做的开关和整流呀？

是菲菲呀 · 发表于 2023-5-23 16:49:53

chf1 发表于 2023-5-17 14:25
你输入电压VCC是5V吗？开关管电压为啥从VCC-5到VCC？你这个是不是两个NMOS做的开关和整流呀？ ...

输入电压15V，因为工艺的限制，功率管的栅漏电压只能限制在5V，NMOS作为整流管，PMOS作为开关管

夏至秋分 · 发表于 2023-5-26 00:01:07

chf1 发表于 2023-5-24 10:45
那你这个振荡我不太清楚，按理来说，VSW可能因为管子尺寸过大产生时钟耦合而出现过冲，但你这个振荡就有 ...

做双NMOS管的死区是要在功率管电平移位后面吗?如果这样那被抬升的电压怎么与续流管未抬升的电压进行死区设计?
在DCM模式下工作只有前面开启的一小段时间能进行管子的高低电平输出，但fb电压一直上升，ea输出先到vdd然后降到gnd，没有比较是为什么？

是菲菲呀 · 发表于 2023-9-5 16:41:02

chf1 发表于 2023-5-15 21:14
按理来说，VSW可能因为管子尺寸过大产生时钟耦合而出现过冲，但你这个振荡就有点迷惑。然后，还有一个问题 ...

感谢感谢

DuDu獨 · 发表于 2023-11-30 11:39:03

想问一下楼主，做的15v电压在上管导通时传到sw端能达到多大的电压，损耗很大的电压吗

new_land · 发表于 2023-12-22 15:56:56

chf1 发表于 2023-5-15 21:14
按理来说，VSW可能因为管子尺寸过大产生时钟耦合而出现过冲，但你这个振荡就有点迷惑。然后，还有一个问题 ...

您好，请问死区时间应该怎么设置呢？直接通过一些门电路来产生延时吗？死区时间过长除了效率降低，对电路的功能会有啥影响吗？

[求助] BUCK各点电流电压问题

最佳答案

站长推荐 /2