带隙基准电路的低频PSRR过低

870343469 · 发表于 2023-4-26 11:35:34

您需要登录才可以下载或查看，没有账号？注册

x

请问下各位，我搭建的是这种最基础的BG结构。环路增益有72dB，运放的开环增益是71.4dB。但是我的低频PSR只有23dB，请问大家这是怎么回事？

yjj_123 · 发表于 2023-4-26 13:34:35

本帖最后由 yjj_123 于 2023-4-26 13:37 编辑

你的带隙输出正常吗，运放的正负输入端是不是接反了，INP接左边，INN接右边才对，负反馈要强于正反馈才行

youngabin · 发表于 2023-4-26 14:48:36

INN是运放负输入吧，那假设它增大，则运放输出减小，PMOS电流增大，再增大运放负输入端，这是正反馈应该接没有电阻的一端才对吧，，，你VREF稳定嘛？

敬山一休 · 发表于 2023-4-26 15:20:02

放大器应该是接反了

870343469 · 发表于 2023-4-26 15:26:11

哦哦，这个运放没有接反，是稳定的，是我的symbol的正负极标反了，之前运放是个OTA，后来改成两级的之后忘记改了

870343469 · 发表于 2023-4-26 15:29:14

各位大神对我这个PSRR还有什么建议吗，我这个的PM在典型工艺角下是60

870343469 · 发表于 2023-4-27 09:20:13

麻烦各位大神帮帮忙哇

Vawell · 发表于 2023-4-27 09:41:51

current mirror use cascode or length split

870343469 · 发表于 2023-4-27 10:23:32

感谢各位大神的帮助，小弟刚刚发现问题所在了，启动电路不太稳定，所以没法完全关断，导致有漏电，PSRR才会这么反常

victor0o0 · 发表于 2023-5-1 15:06:12

需要看Error amplifier的结构

[求助] 带隙基准电路的低频PSRR过低