在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1070|回复: 4

求助!!!关于sigma—delta adc的降采样滤波器设计部分的功率频谱密度图!

[复制链接]
发表于 2023-4-21 15:44:52 | 显示全部楼层 |阅读模式
200资产
Σ Δ ADC,信号频率1kHz,采样频率512k,的数字降采样部分,经四阶调制器出来的功率频谱密度图见附件:



直接调用cic decimation模块,设置降采样倍数为16,delay为1,阶数为5,经cic降采样后,出来的功率频谱密度见附件,求助红色部分是怎么造成的!!



cic 降采样后psd

cic 降采样后psd

psd参数设置

psd参数设置

调制器后psd

调制器后psd

最佳答案

查看完整内容

1K signal 的降頻 image, 很正常啊 想要削掉這部分, 後面掛 FIR filters
发表于 2023-4-21 15:44:53 | 显示全部楼层
1K signal 的降頻 image, 很正常啊
想要削掉這部分, 後面掛 FIR filters
发表于 2023-4-21 15:46:19 | 显示全部楼层
同问!! 很急!!!
发表于 2023-4-21 15:49:45 | 显示全部楼层
同问,非常紧急!!!
 楼主| 发表于 2023-5-18 16:24:49 | 显示全部楼层


waley 发表于 2023-5-16 18:21
1K signal 的降頻 image, 很正常啊
想要削掉這部分, 後面掛 FIR filters


谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

如何优化 SoC 设计

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 14:40 , Processed in 0.018582 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表