开关电容积分器中使用verilog-a理想全差分运放，发现不稳定。

xdf666 · 发表于 2023-4-17 20:09:23

您需要登录才可以下载或查看，没有账号？注册

×

   各位前辈好！小弟在开关电容积分器中使用了verilog-a形式的全差分运放做仿真，发现积分输出的波形总是在振荡。
   全差分运放的代码就是从本论坛上找来的，关键部分如下。
   小弟困惑的点是，从代码来看，运放就是一个单极点系统，应该很稳定的呀，为啥会这么振荡呢？

xdf666 · 发表于 2023-4-17 20:34:19

自顶，走过路过的来看看啊。

xdf666 · 发表于 2023-4-18 11:43:43

自顶，有没有人来指导一下啊

xdf666 · 发表于 2023-4-19 18:57:48

顶顶顶，有没有人来看看呀

xdf666 · 发表于 2023-5-4 16:40:43

自顶，有没有人路过来看看呀

demon111 · 发表于 2023-6-7 21:13:09

遇到过类似的问题，第一、这个代码是个两级运放，参数设置的不仔细可能天生就不稳定，不能当作理想运放来看，调整一下参数设置看看，第二、你环路可能也不稳定，跑个稳定想看看呗

xdf666 · 发表于 2023-6-14 16:10:49

demon111 发表于 2023-6-7 21:13
遇到过类似的问题，第一、这个代码是个两级运放，参数设置的不仔细可能天生就不稳定，不能当作理想运放来看 ...

感谢，我试试看。

账号		自动登录	找回密码
密码			注册

[求助] 开关电容积分器中使用verilog-a理想全差分运放，发现不稳定。