关于版图中PMOS衬底和NMOS衬底电位会在spectre后仿网表中生成端口的问题

调皮捣蛋 · 发表于 2023-4-13 11:43:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我在版图中绘制了PMOS的衬底电位vdd！和NMOS的衬底电位vss！

这几个衬底电位在我画schematic原理图的时候，是不会有vdd！和vss！端口的，于是我生成的symbol里面就没有vdd！和vss！端口
可是我要做后仿，就用这个版图去跑PEX了，生成了SPECTRE后仿网表，我发现后仿网表里面多出来vdd！和vss！端口，这样就和symbol端口对不上了
请问大佬们有遇到过这个问题吗？我应该解决这个问题呢？把SPECTRE网表里面的vdd！和vss！端口删除就可以了吗？

石头遇见雪 · 发表于 2023-4-13 14:49:47

那里在你的symbol上加上Bulk 端口不行？，用4端器件

调皮捣蛋 · 发表于 2023-4-13 14:55:44

石头遇见雪发表于 2023-4-13 14:49
那里在你的symbol上加上Bulk 端口不行？，用4端器件

那不是又得从原理图到版图再来一遍

hilary717 · 发表于 2024-8-21 11:35:26

最后的解决方案是什么

[转贴] 关于版图中PMOS衬底和NMOS衬底电位会在spectre后仿网表中生成端口的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2