在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1388|回复: 9

[求助] 运放输出级的ESD保护

[复制链接]
发表于 2023-3-27 17:04:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教!如图,Opamp 的 output 希望直接接到 ESD IO。ESD IO 用foundry提供的IP,是用5V ESD device 做的 GCNMOS。length 为 0.7um。
请问:
1. Opamp 输出可以直接接到ESD IO吗?还是需要串一个电阻?
2. Opamp output 的 NMOS 的 length 的选取有讲究吗?是不是必须比 ESD device 的 length 要大一些?



输出级ESD.PNG
发表于 2023-3-27 17:55:54 | 显示全部楼层
1、Opamp输出可以直接接ESDIO,并不需要串电阻
2、Opamp输出的PMOS和NMOS length选取均有讲究,length和ESD中的大或相等即可,不用大太多
3、Opamp输出PMOS和NMOS源漏layout画法需参考ESD中的画法,同时注意latchup
发表于 2023-3-27 17:58:36 | 显示全部楼层
1, Opamp  直接接到ESD IO不需要串一个电阻,否则影响放电速度;2,Opamp output 的 NMOS 的 length 不必比esd的大,而且最好是小,否则esd不能优先导通放电,并且outpmos和outnmos的各自body接触要充分
 楼主| 发表于 2023-3-27 19:02:20 | 显示全部楼层


gtfei 发表于 2023-3-27 17:55
1、Opamp输出可以直接接ESDIO,并不需要串电阻
2、Opamp输出的PMOS和NMOS length选取均有讲究,length和ESD ...


谢谢!问题是outnmos和ESD mos不是同类型的。ESD nmos是_nsi(non silicide)的。另外,outnmos如果也采用ESD画法,就太费面积了。

 楼主| 发表于 2023-3-27 19:21:02 | 显示全部楼层


powerboy711 发表于 2023-3-27 17:58
1, Opamp  直接接到ESD IO不需要串一个电阻,否则影响放电速度;2,Opamp output 的 NMOS 的 length 不必 ...


我的理解是length越大,越不容易tigger。因此我以为,outnmos的length应该比ESD nmos的要大一下。
发表于 2023-3-28 08:18:16 | 显示全部楼层
一般输出是ESD自保护,输出管用ESD管去做,并且和ESD管layout在一起。
这种做法并不需要再加电阻。 L可以根据输出需要选择,大多数情况下和ESD管保持一致。



屏幕截图 2023-03-28 081432.png
发表于 2023-3-28 09:11:46 | 显示全部楼层
IO pad一般都是顶金,ESD器件一般都会紧靠pad,而且ESD器件都会走大面积的顶金。之后pad才会抽头连接内部output buffer,金属的宽度与层数不同就决定了过电流能力不同。大部分ESD电流肯定通过顶金走ESD器件出去了,但还是会有小部分电流通过抽头走线进入output buffer,所以output buffer的W肯定不能太小,而L影响不大。因为图中的GCNMOS和GCPMOS还是靠寄生三极管的开启实现ESD泄放,决定Trigger Voltage的是N+/P+与P-WeLL/N-WeLL的PN结反偏,MOS管的L参数对ESD影响很小。
发表于 2023-3-28 14:01:20 | 显示全部楼层
如果运放和pad直接串一个电阻不影响运放本身性能的话可以串一个电阻,这样运放的管子不需要特殊处理正常尺寸和画法就行。
发表于 2023-3-29 08:57:04 | 显示全部楼层
串电阻应该是没有太大必要的,只要op输出级的N/PMOS按照ESD rule 画好,且PAD_IO走线宽度足够就行
发表于 2023-3-29 09:03:28 | 显示全部楼层


silenyang 发表于 2023-3-27 19:21
我的理解是length越大,越不容易tigger。因此我以为,outnmos的length应该比ESD nmos的要大一下。
...


L小范围变化并不会影响击穿电压,esd是主要利用寄生NPN放电,加no siliside只是更有利于NPN导通,所以主要还是看看esd的tlp曲线,比较下triger电压和输出管击穿电压,输出端口加电阻的比较少,如果要加注意电流密度
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 16:08 , Processed in 0.030353 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表