LDO的FVF环路稳定性问题

wu906 · 发表于 2023-3-22 11:10:55

您需要登录才可以下载或查看，没有账号？注册

×

如下图为LDO中的FVF示意图，在测试此环路时，发现相位裕度PM偏低，加了一个电容补偿但是PM更差了（图中白色线画的电容C）请问各位大侠有咩有其他补偿的办法或者是使环路更稳定的办法。

登录/注册后可看大图

wu906 · 发表于 2023-3-22 11:16:40

补充STB图

登录/注册后可看大图

andyjsXu_2022 · 发表于 2023-3-22 12:23:39

你都不分析一下零极点位置在哪就直接加Miller吗？并且你这个结构真的很奇怪，为什么要让PM0和PM3串联？这样子就相当于是你的电路需要两个功率管，最后就导致压差电压和面积都会很大啊。

ww1573428537 · 发表于 2023-3-22 16:12:45

环路从PM0栅极断开会好一点

z374659748 · 发表于 2023-3-22 16:22:36

不要用米勒补偿，用加零点的方式更好

wu906 · 发表于 2023-3-27 16:35:04

PM0和PM3为两个大尺寸的MOS管，因此在PM0的漏端引进了百kHz的低频极点p0，在不加输出大电容时，低频下只有p0极点，测得此时的PM=10deg左右。在加输出大电容时，表现为双极点，PM=30deg。

213kkw · 发表于 2023-3-28 09:18:52

把PM3去掉？

jiupiaowanli · 发表于 2025-7-4 21:55:44

大佬解决了吗？这样测试的stb是正确的吗？

wu906 · 发表于 2025-7-10 15:38:39

jiupiaowanli 发表于 2025-7-4 21:55
大佬解决了吗？这样测试的stb是正确的吗？

这样仿真是正确的，在没有负载突变时，这个环路不工作，只有在负载变化时，这个环路才工作，所有仿stb应该在tran下去跑stb

KesCyi · 发表于 2025-7-11 10:33:05

可以考虑在NMO0 源漏端接个补偿电容

账号		自动登录	找回密码
密码			注册

[讨论] LDO的FVF环路稳定性问题