在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖

[求助] layout LVS 报错,求助!!!!(已解决!!!!)

[复制链接]
 楼主| 发表于 2023-3-8 12:40:50 | 显示全部楼层
已修改好,三个不同的VDD VSS在另外两个里加了PSUB2层
1.PNG
 楼主| 发表于 2023-3-8 12:45:55 | 显示全部楼层


johs01 发表于 2023-3-8 05:38
If the substrate is P-type, all bodies of the NMOS are connected to the substrate and virtual, so st ...


Thank you for your answer, I have solved this problem by adding psub2 layer at different VDD/VSS part
发表于 2023-3-9 09:28:37 | 显示全部楼层
请教论坛大牛,psub2或者subcut等都骗过LVS的,假如我几个地最终不连在一起,那就需要放在不同的well中,假如可以用psub2等过lvs,为什么还要使用vss  vss1  vss2这样不同的地呢。还是说psub2这个图层是可以在物理上隔离地的呢。
 楼主| 发表于 2023-3-10 10:10:51 | 显示全部楼层


wanchengchen 发表于 2023-3-9 09:28
请教论坛大牛,psub2或者subcut等都骗过LVS的,假如我几个地最终不连在一起,那就需要放在不同的well中,假 ...


我这里放置三个地VSS1 VSS2 VSS3是为了保证电路的完全对称性,也是为了降低bonding线和decap的影响。我想本质上是不存在“不同的”地电位的,因为最终地电位都是直接接地的吧?这是我的一点看法,有问题的话请见谅。
发表于 2023-3-10 10:43:53 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:14 , Processed in 0.017553 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表