在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1141|回复: 2

[讨论] nor flash erase 过程

[复制链接]
发表于 2023-3-6 11:36:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
nor flash  erase 过程 :  prepgm ---erase---Recovery Phase   三个步骤,第一个prepgm是为了仿真 过度erase吗?第三个是什么过程,为何还要恢复?
发表于 2023-7-4 14:31:51 | 显示全部楼层
第一个prepgm是为了将所有的cell都prg到同样的深度,再结合erase,能干净的回复到相同的状态,防止多次prg以后erase不干净,管子vth已经有很大差距,影响后面再进行prg
发表于 2023-7-5 13:20:48 | 显示全部楼层
user mode是包含这三步的,test mode 是可以分开做的;
先谈根本原因
因为在erase的时候,你不知道一个sector或则block里的VT情况,有高也有低。[b]如果只做erase,就会导致同样的erase pulse 之后,VT分布非常宽。如果我要把Vt最高的bit erase到target (比如3V)那么,最低的Vt可能就跑到负的了(<0V)
Nor flash特殊的结构决定了其VT不能为负;(如果为负,会导致整根BL上其他"0" bit读错);
prepgm目的就是先通过一个PGM的动作(比正常PGM要弱),先让这个block或者sector里的VT分布尽量差不多。
Recovery Phase,也叫OEC或者soft PGM。(非常弱的PGM)就是为了让那些Vt为负的bit为正,但对VT为正的bit没啥影响。


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 15:36 , Processed in 0.018620 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表