前仿和后仿的阈值电压相差了300mV，是什么问题啊

danalog · 发表于 2023-2-22 14:25:48

您需要登录才可以下载或查看，没有账号？注册

x

大佬们好，后仿的阈值电压比前仿大了300mV，这是什么问题啊，是版图的问题吗？前仿阈值电压500多mV，后仿阈值电压800多，这也太离谱了吧。希望各位大佬能解释一下

Matthew_Zhang · 发表于 2023-2-22 14:38:05

可能没有加Dummy管，以及OD层距离某些层或者阱的距离太近了，导致WPE(Well Proximity Effect)效应。使得阈值电压突增了。

powerboy711 · 发表于 2023-2-22 17:24:20

会不会是因为你没加body contact呢

danalog · 发表于 2023-2-22 19:24:09

powerboy711 发表于 2023-2-22 17:24
会不会是因为你没加body contact呢

我加了的，我把两个器件分开以后，阈值更是上升到了900mV

powerboy711 · 发表于 2023-2-23 08:54:04

danalog 发表于 2023-2-22 19:24
我加了的，我把两个器件分开以后，阈值更是上升到了900mV

那就考虑下象楼上说的wpe效应，你把PWELL特意画的大些，包NMOS10um以上试试

danalog · 发表于 2023-2-23 09:07:23

powerboy711 发表于 2023-2-23 08:54
那就考虑下象楼上说的wpe效应，你把PWELL特意画的大些，包NMOS10um以上试试
...

应该是的，我重新看了一遍DRC，栅极距离阱注入的边界是有最小距离的，我是直接调用工艺库的版图，但是DRC又没报错，我真的服了，被坑了好多次，希望改了后能正常

danalog · 发表于 2023-2-23 09:32:05

Matthew_Zhang 发表于 2023-2-22 14:38
可能没有加Dummy管，以及OD层距离某些层或者阱的距离太近了，导致WPE(Well Proximity Effect)效应。使得阈 ...

应该是这样的，design rule里面写了有最小的距离，我是直接调的管子的版图，但是DRC没报错，被坑了。谢谢大佬

danalog · 发表于 2023-2-23 10:55:38

powerboy711 发表于 2023-2-23 08:54
那就考虑下象楼上说的wpe效应，你把PWELL特意画的大些，包NMOS10um以上试试
...

破案了，前仿没开WPE效应的开关，我寻思这玩意不应该默认打开吗？淦，前段时间做了好久PVT分析，又要重来了

[求助] 前仿和后仿的阈值电压相差了300mV，是什么问题啊