rpposab_3t_ckt电阻接法问题

Joychip20211202

各位大牛们，请问SIMC的rpposab_3t_ckt电阻，3t是表示3端电阻吗？PLUS/MINUS/B三个端口吗？
那么请问B端在原理图中是要接到VDD吗？
在做LVS netlist比较时，一直提示如下错误，请问是哪里出问题呢？要怎么处理？

CELL COMPARISON RESULTS ( TOP LEVEL )



                  #   #         #####################  
                   # #          #                   #  
                    #           #     INCORRECT     #  
                   # #          #                   #  
                  #   #         #####################  


  Error:    Different numbers of nets (see below).
  Error:    Connectivity errors.

LAYOUT CELL NAME:         rpposab_test
SOURCE CELL NAME:         rpposab_test

--------------------------------------------------------------------------------------------------------------

INITIAL NUMBERS OF OBJECTS
--------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              1         1

Nets:               2         3    *

Instances:          2         2         rpposab_3t_ckt (3 pins)
                ------    ------
Total Inst:         2         2


NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------

                Layout    Source         Component Type
                ------    ------         --------------
Ports:              1         1

Nets:               2         3    *

Instances:          1         1         rpposab_3t_ckt (3 pins)
                ------    ------
Total Inst:         1         1


       * = Number of objects in layout different from number in source.



**************************************************************************************************************
                               INFORMATION AND WARNINGS
**************************************************************************************************************


                  Matched    Matched    Unmatched    Unmatched    Component
                   Layout     Source       Layout       Source    Type
                  -------    -------    ---------    ---------    ---------
   Ports:               1          1            0            0

   Nets:                2          3            0            0

   Instances:           1          1            0            0    rpposab_3t_ckt
                  -------    -------    ---------    ---------
   Total Inst:          1          1            0            0


o Statistics:

   2 parallel layout resistors were reduced to 1.
   2 parallel source resistors were reduced to 1.


o Initial Correspondence Points:

   Ports:        VDD


o Voltage Names Matched by Wildcard:

   Power Names from Layout:

                 VDD

   Power Names from Source:

                 VDD)
                 (VDD
                 VDD

千手修兵

3t代表器件是三端口，正常两端口电阻的bulk默认接sub，3端口就是把bulk提出来，可以单独给一个电位

Joychip20211202

千手修兵 发表于 2023-2-3 13:06
3t代表器件是三端口，正常两端口电阻的bulk默认接sub，3端口就是把bulk提出来，可以单独给一个电位 ...

那请问rpposab电阻就是P型的电阻，bulk接vdd应该是对的吧？

Arno93

Joychip20211202 发表于 2023-2-3 13:37
那请问rpposab电阻就是P型的电阻，bulk接vdd应该是对的吧？

不一定  要看电路上电阻的well type 是nwell还是pwell

Joychip20211202

Joychip20211202 发表于 2023-2-3 13:37
那请问rpposab电阻就是P型的电阻，bulk接vdd应该是对的吧？

谢谢大家的支持，原因已经找到了，给大家分享下吧，也许是我软件版本的问题吧。
1、在画原理图把电阻的plus和minus接反了，和版图接法不一致造成的。
2、在原理图使用HspiceD抽取netlist时，软件抽取的电阻3端对应的Netlist有加了一个“()”括号，
     把所有电阻的netlist的“()”括号去掉，和版图netlist比较时就不会再出现这样的问题。

修改前：
xr176 (net0691 net0688 avdd) rpposab_3t_ckt w=1u l=8u mr=1 mismod_res=1 flag_cc=0

xr175 (net0691 net0687) avdd rpposab_3t_ckt w=1u l=8u mr=1 mismod_res=1 flag_cc=0

xr174 (net0462 net0687) avdd rpposab_3t_ckt w=1u l=8u mr=1 mismod_res=1 flag_cc=0


修改后：
xr176 net0691 net0688 avdd rpposab_3t_ckt w=1u l=8u mr=1 mismod_res=1 flag_cc=0

xr175 net0691 net0687 avdd rpposab_3t_ckt w=1u l=8u mr=1 mismod_res=1 flag_cc=0

xr174 net0462 net0687 avdd rpposab_3t_ckt w=1u l=8u mr=1 mismod_res=1 flag_cc=0