如何设计芯片级的ESD

summeryu

我最近在研究如何具体实操去设计一颗芯片的ESD，有时会有Fab厂提供帮助。我准备第一种方案用GGNMOS的结构，另外一种方案用GCNMOS来操作。对于GGNMOS的方案，我不知如何去验证设计的NMOS size如何满足ESD-JEDEC的要求，查了资料说是得让他工作在snap-back区域，可我不知道如何去操作。有知道解决方法的大神吗？或者说我的思路是不是有什么问题，我刚起步，有些思路还不是非常清楚~~

xwa

这个需要结合具体的工艺去设计，具体的ESD防护等级的话需要结合实际芯片要求，然后在TLP曲线上可以找到对应管子的电流密度随尺寸的变化，如果没有的话根据提供的尺寸算出这个值，进而这个确定管子的尺寸，有些工艺的model里面是没有GGNMOS寄生的三极管模型的，所以需要结合design manual里的TLP曲线上对应电流下的电压值去寻找一个替代模型完成仿真验证。

fei_SH

这个问题太大了。
我一直在做ESD器件方面的开发，做产品的ESD时间还不长，拙见供参考。
简单来说，做一个芯片级的ESD设计：
1.首先确定ESD电路架构。Pin的数量多少，几个电源域，采用哪种ESD电路设计？基于电源轨还是local clamp？ESD电路架构很大程度上决定你能选择的ESD器件的类型。
2.确定流片的工艺。ESD方案和工艺提供的ESD 方案强相关。不同的fab不同的工艺提供的ESD器件天差地别。而ESD器件性能和参数又会影响ESD电路架构。
3.ESD电路和流片工艺确定后，还需要对具体的ESD器件进行选型。这个要根据内部电路使用的器件参数来确定ESD design window，在window里结合实际的电路选择合适的ESD器件，这个通常要结合ESD器件的TLP参数来选择。通常fab都会提供基本的ESD器件供选择，需要仔细阅读fab的ESD guideline。如果fab提供的器件不合适，可以和fab要更多数据自行修改或者有能力的就自行研发独家的ESD器件。更重要的是，需要根据产品对ESD spec的要求，确定ESD器件的大小。ESD器件本身的能力通常需要大于你的spec要求来保证ESD的设计余量。
4.最后还需要layout的设计。layout的设计也对ESD性能有决定行的影响。 ESD器件摆放的位置，metal的连接方式，宽度等。这需要有足够的经验。