在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 796|回复: 0

[求助] spicein导入的MOS管源极和漏极有些反的,有没有方法使用skill获取连接MOS管的端口wire的db

[复制链接]
发表于 2023-1-31 10:51:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sinoyin 于 2023-1-31 16:33 编辑

使用spicein导入的原理图中MOS的源极和漏极有些是反的(GND或VDD连接到MOS管的漏端了),有没有方法使用skill语言去获取MOS端口连接的wire的db属性,然后去修改wire上的labal信息。现在的问题是不知道使用什么命令或方式能够获取到连接MOS端口的wire的db信息,获取后修改就很容易了。现在采用了一个比较笨的方法通过判断MOS管端口连接的net名称后,然后对MOS管进行翻转,实现了修改的功能。
现在还是想知道有没有什么方式能够使用skill语言获取到连接MOS端口的wire的db信息或者有没有简便的方法对wire的网络名称使用skill进行修改。
a.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 23:42 , Processed in 0.015405 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表