Mbist pattern generation for run_mode setting

randalw2

各位大佬，生成Normal Mbist pattern的时候，MbistpatternsSpecification里面run_mode设定成hw_default和run_time_prog有什么区别？文档上描述不太清楚，就说hw_default可以shorter controller setup time，但是在ate 测试的时候，hw_default能pass，run_time_proj有很多fail cycle。同时create_pattern_specification带signoff生成tb仿真的时候是run_time_proj，如果改成manufacturing生成patttern的时候，会变成hw_default，抛开run_mode，剩余的spec一样。

HeNGBB

写出来 除了向量、tb  还有pdl   你可以diff一下两个pdl 来看差异

randalw2

HeNGBB 发表于 2022-12-16 15:09
写出来 除了向量、tb  还有pdl   你可以diff一下两个pdl 来看差异

谢谢回复，pdl肯定是不一样的，run_time_prog会多一段对controller和interface写入的过程，请问你平时生成pattern的时候run_mode是设定成hw_default还是run_time_prog?

greatao

没有仔细研究过两者区别，一般用默认的设置，MemoryBist_P1是run_time_prog；MemoryBist_ParallelRetentionTest_P1是hw_default。
2022.3版本的tessent已经没有run_time_prog option了，改成了go_nogo。
你是基于什么情况想到修改hw_default和run_time_prog的？

randalw2

greatao 发表于 2022-12-26 10:39
没有仔细研究过两者区别，一般用默认的设置，MemoryBist_P1是run_time_prog；MemoryBist_ParallelRetention ...

谢谢回复，当create_patterns_specification, MemoryBist_P1只有在signoff的时候默认是run_time_prog, 在manufacturing的时候是hw_default。我现在的疑问在于测试pattern在ate上，只有设定为hw_default才会pass，而run_time_prog是fail的?

greatao

你是什么版本的tessent?

randalw2

greatao 发表于 2023-1-3 08:55
你是什么版本的tessent?

我用的是tessent21.1

clyde_han

在controller和interface里有若干reg 被串成了一条chain
hw_default指的是不去配这些reg 用这些reg的default的值 所以它可以shorter controller setup time
run_time_prog是pattern就会往controller和interface里给每个reg值  就是一条chain去配
如果是icl pdl和最终的design不相符 做sim应该也能发现问题

greatao

clyde_han 发表于 2023-1-30 20:45
在controller和interface里有若干reg 被串成了一条chain
hw_default指的是不去配这些reg 用这些reg的defaul ...

请问这个知识点文档里有描述吗？

greatao

clyde_han 发表于 2023-1-30 20:45
在controller和interface里有若干reg 被串成了一条chain
hw_default指的是不去配这些reg 用这些reg的defaul ...

hw_default	Specifies that the memory BIST controllers use the default (hardcoded) settings. This run mode requires the least amount of configuration for the memory BIST controllers to launch tests.
run_time_prog	Specifies that the memory BIST controllers run the BIST test using the scanned-in settings prior to test execution. Individual memory BIST controllers are first accessed and configured before they all execute tests in parallel.