在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 轩辕志瑜

[资料] 100核的开源RISC-V SOC

[复制链接]
发表于 2022-12-14 16:20:27 | 显示全部楼层
修改完毕后,还要重新添加include文件,不修改,则报告如下错误:
/usr/local/bin/verilator -f output_verilator/Vmpsoc_hierMkArgs.f
%Error: rtl/ravenoc/src/include/ravenoc_pkg.sv:4:15: Cannot find include file: ravenoc_defines.svh
    4 |     `include  "ravenoc_defines.svh"
      |               ^~~~~~~~~~~~~~~~~~~~~
%Error: rtl/ravenoc/src/include/ravenoc_pkg.sv:4:15: This may be because there's no search path specified with -I<dir>.
    4 |     `include  "ravenoc_defines.svh"
      |               ^~~~~~~~~~~~~~~~~~~~~
        ... Looked in:
             ravenoc_defines.svh
             ravenoc_defines.svh.v
             ravenoc_defines.svh.sv
             output_verilator/ravenoc_defines.svh
             output_verilator/ravenoc_defines.svh.v
             output_verilator/ravenoc_defines.svh.sv
%Error: rtl/ravenoc/src/include/ravenoc_pkg.sv:5:15: Cannot find include file: ravenoc_structs.svh
    5 |     `include  "ravenoc_structs.svh"
      |               ^~~~~~~~~~~~~~~~~~~~~
%Error: rtl/ravenoc/src/include/ravenoc_pkg.sv:6:15: Cannot find include file: ravenoc_axi_structs.svh
    6 |     `include  "ravenoc_axi_structs.svh"
      |               ^~~~~~~~~~~~~~~~~~~~~~~~~
%Error: rtl/ravenoc/src/include/ravenoc_pkg.sv:7:15: Cannot find include file: ravenoc_axi_fnc.svh
    7 |     `include  "ravenoc_axi_fnc.svh"
      |               ^~~~~~~~~~~~~~~~~~~~~
%Error: Exiting due to 5 error(s)
make[2]: *** [output_verilator/Vmpsoc_hier.mk:109: hier_launch_verilator] Error 1
发表于 2022-12-14 16:21:36 | 显示全部楼层
所以还需要添加+include+XXX +libext+.svh+.v+.h。最后,就报上述错误。感觉就是个玩具。
 楼主| 发表于 2022-12-14 16:31:38 | 显示全部楼层
本帖最后由 轩辕志瑜 于 2022-12-14 17:01 编辑


Newstyle 发表于 2022-12-14 16:21
所以还需要添加+include+XXX +libext+.svh+.v+.h。最后,就报上述错误。感觉就是个玩具。 ...


把错误的参数删除掉在编译看看, 有些开源项目不是拿来就能用的, 如果随便拿来就能用咋能获取服务费. 项目的根目录有编译好的fpga用的bit文件.
 楼主| 发表于 2022-12-14 16:37:35 | 显示全部楼层


Newstyle 发表于 2022-12-14 16:21
所以还需要添加+include+XXX +libext+.svh+.v+.h。最后,就报上述错误。感觉就是个玩具。 ...


你没看到项目的名称? 这就只是个demo
 楼主| 发表于 2022-12-14 16:42:37 | 显示全部楼层


Newstyle 发表于 2022-12-14 16:10
verilator版本:

[root@Linux mpsoc_example]# verilator --version


升级一下你的verilator
发表于 2022-12-14 21:06:16 | 显示全部楼层
多谢分享
发表于 2022-12-15 10:11:24 | 显示全部楼层


轩辕志瑜 发表于 2022-12-14 16:42
升级一下你的verilator


verilator是从github pull下来的最新版本。
发表于 2022-12-15 10:13:02 | 显示全部楼层
make fpga还需要fusesoc,整体用起来不是太方便,参考价值太小。
 楼主| 发表于 2022-12-15 10:59:25 | 显示全部楼层
本帖最后由 轩辕志瑜 于 2022-12-15 11:06 编辑


Newstyle 发表于 2022-12-15 10:11
verilator是从github pull下来的最新版本。


截图_2022-12-15_10-59-55.png
最新的版本已经是v5.002了,你确定你的是最新的?
截图_2022-12-15_11-03-49.png
v4.110是去年2月份的发行版了


 楼主| 发表于 2022-12-15 12:31:43 | 显示全部楼层
本帖最后由 轩辕志瑜 于 2022-12-15 12:33 编辑


Newstyle 发表于 2022-12-15 10:13
make fpga还需要fusesoc,整体用起来不是太方便,参考价值太小。


FuseSoC is an award-winning package manager and a set of build tools for HDL (Hardware Description Language) code.

你可以不用fusesoc, fusesoc只不过是一个IP核的包管理工具。不同人的工作流不一样你找到自己合适的就好。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 20:36 , Processed in 0.031567 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表