在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 952|回复: 0

[求助] 如何把veriloga里面的参数放到最顶层symbol的cdf参数里?

[复制链接]
发表于 2022-11-23 12:02:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 SHENZIer 于 2022-11-24 14:19 编辑

Snipaste_2022-11-23_11-58-03.png 我用verilogA写了个器件,这里的symbol修改cdf是有用的。
但是后面用原理图打包的symbol,再用Edit CDF添加参数,修改起来就没有用。

2.png


如何把最开始的verilogA的cdf参数继承到之后的symbol里?

原来用pPar函数就行了,此贴终结。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-17 03:36 , Processed in 0.012823 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表