咨询如何在virtuoso中生成白噪声信号源

jcxwzy

如题，目前用的电源都是理想源，想通过引入实际电源来进行仿真；

有什么办法可以生成一个带白噪声的电源？

amodaman

   

        

            
1. `include “disciplines.vams”
   
2. `include “constants.vams”
   
3. 
   
4. module port (p, n);
   
5. parameter real r=0 from (0:inf);
   
6. parameter real dc=0;
   
7. parameter real mag=0;
   
8. 
   
9. inout p, n;
   
10. electrical p, n;
    
11. 
    
12. analog begin
    
13.   V(p,n) <+ r*l(p,n) + 2*dc;
    
14.   V(p,n) <+ 2*ac_stim(, mag);
    
15.   V(p,n) <+ white_noise(4*`P_K*$temperature*r, “thermal”);
    
16. end
    
17. endmodule
            

   

    复制代码

amodaman

Verilog-A代码：

`include "disciplines.vams"
`include "constants.vams"
module R(p,n);
  electrical p,n;
  parameter real R=50.0;
  analog V(p,n) <+ R * I(p,n) + white_noise(4 * `P_K * $temperature / R, "thermal");
endmodule

jcxwzy

   

amodaman 发表于 2022-11-1 16:54
Verilog-A代码：

`include "disciplines.vams"

厉害阿，我先导入试一下；