在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1623|回复: 10

[资料] Test Generation of Crosstalk Delay Faults in VLSI Circuits @2018

[复制链接]
发表于 2022-10-31 23:17:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Crosstalk delay fault is induced in the circuit if the victim and aggressor lines have simultaneous transitions. Crosstalk is most frequently observed for long nets which may have multiple fanouts. Thus, a long net is capacitively coupled with multiple aggressors. Hence, test pattern generation algorithms need to generate test vectors to activate multiple aggressors coupled to a victim.
This book provides an introduction to the various crosstalk effects and describes the deterministic and simulation-based methods for testing crosstalk delay faults.

iShot_2022-10-31_23.13.51.png

Test Generation of Crosstalk Delay Faults in VLSI Circuits (S. Jayanthy, M.C. Bh.pdf

2.92 MB, 下载次数: 102 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2022-11-1 08:35:19 | 显示全部楼层
thx fo share~
发表于 2022-11-1 09:27:06 | 显示全部楼层
谢谢分享
发表于 2022-11-1 21:43:35 | 显示全部楼层
kankana
发表于 2022-11-2 07:24:41 | 显示全部楼层
谢谢分享
发表于 2022-11-14 15:59:04 | 显示全部楼层
thanks
发表于 2023-1-17 14:53:07 | 显示全部楼层
谢谢分享,学习学习!
发表于 2023-2-23 18:45:42 | 显示全部楼层
谢谢分享
发表于 2023-2-23 18:49:02 | 显示全部楼层
谢谢分享
发表于 2023-10-10 17:38:36 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-4 17:02 , Processed in 0.024282 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表