关于套筒式运放的阈值电压突变

春江花月夜

模拟小白一个，想请教大佬！
我想尝试仿真一下套筒式运放为后续工作做准备，发现仿真结果与计算结果差距太大，PMOS管阈值电压居然变得非常大，想请教原因。

上半结构PMOS工作饱和区，4个管子阈值电压正常情况不会超过0.8V呀！
完整电路图如下：

NMOS管全工作在线性区。唉

X。Zero

手工计算的阈值电压是没有考虑MOS管的衬偏效应的，实际仿真时是有考虑衬偏效应的，M9的衬底与源极都接VDD，所以没有衬偏效应；但是M5/M6/M7/M8的衬底接VDD源极接的不是VDD，就出现了衬偏效应，导致阈值电压出现变化，与手工计算时的阈值电压不一样

春江花月夜

X。Zero 发表于 2022-10-31 20:01
手工计算的阈值电压是没有考虑MOS管的衬偏效应的，实际仿真时是有考虑衬偏效应的，M9的衬底与源极都接VDD， ...

所以我应该把M5、M6、M7、M8的衬底和源极短接？可是在版图上连接方式也是这样的吗？
因为学习电路时总是强调衬底接地或者接VDD，形成固定思维了。
实际上，VTH=VTH0+γ(根号|2VF+VSB|-根号|2VF|)，那么应该B和S短接消除衬偏效应？

春江花月夜

VOUT处和对面位置电压如何提高？或者说VD电压如何估算，手工计算估计VDS~=VGS-VTH，实际上仿真差距非常大。

统一提前谢谢回复！！

gtfei

1、最上面PMOS尾电流管吃VDS太多了，没必要，可以降低VB电压或者增大尺寸（连同产生VB的BIAS管调节）
2、中间两个PMOS叠管建议改成共栅结构 / 或者尺寸加大节省压降
3、NMOS共栅管可以升高VB1电压或者增尺寸（连同产生VB1的BIAS管调节）

X。Zero

春江花月夜 发表于 2022-10-31 21:04
所以我应该把M5、M6、M7、M8的衬底和源极短接？可是在版图上连接方式也是这样的吗？
因为学习电路时总是 ...

标准CMOS工艺是NMOS衬底接地、PMOS衬底接VDD，这里只是我理解的阈值变化的原因。

春江花月夜

X。Zero 发表于 2022-11-1 08:32
标准CMOS工艺是NMOS衬底接地、PMOS衬底接VDD，这里只是我理解的阈值变化的原因。
...

谢谢，我后来测试了一下，的确衬底电压对阈值电压影响非常大。手工计算的宽长比要考虑阈值电压大的变化，挺难搞的。

春江花月夜

gtfei 发表于 2022-10-31 21:33
1、最上面PMOS尾电流管吃VDS太多了，没必要，可以降低VB电压或者增大尺寸（连同产生VB的BIAS管调节）
2、中 ...

谢谢！

伪界

学习一下

X。Zero

春江花月夜 发表于 2022-11-1 08:51
谢谢，我后来测试了一下，的确衬底电压对阈值电压影响非常大。手工计算的宽长比要考虑阈值电压大的变化， ...

不客气哈，相互学习，我之前也遇到过这种情况，目前还没有更好的解决方法，楼主之后如果有更好的解决方法，希望能够分享分享！相互学习学习！