在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1802|回复: 2

[原创] 请教一个VCO buffer的问题。

[复制链接]
发表于 2022-10-27 21:22:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近设计一个RingVCO,在不加buffer的情况下,tt 27℃下后仿提参R+C+CC 在目标振荡频率1MHz频率偏移处的相位噪声在-105dBc/Hz,然而在加了buffer优化了共模点和占空比后,仍然进行R+C+CC后仿,发现目标振荡频率下的1MHz频率偏移处相位噪声反而优化了-3dBc/Hz,居然升到了108左右。不知道是什么原因? 不知道是否由于输出波形对称性变好了,仿真器认为我的VCO 尾电流管的flicker噪声转换为相位噪声的程度减弱了,这个减弱程度超过了buffer本身提供的噪声?
发表于 2022-10-28 09:35:24 | 显示全部楼层
前仿真结果怎么样?上图来看看。

buffer噪声一般忽略不计,可能就0.2db的噪声。

另外pss的设置怎样。也可以换成hb/hnboise再看看。
 楼主| 发表于 2022-10-28 19:54:02 | 显示全部楼层


wandola 发表于 2022-10-28 09:35
前仿真结果怎么样?上图来看看。

buffer噪声一般忽略不计,可能就0.2db的噪声。


从新仿了一下发现是仿的有问题,另外毕竟cadence每一次仿真也是有误差的,实际上是后仿加buffer以后相位噪声是恶化了,前仿大概109dBc左右,下图是不加buffer时候的相位噪声,在R+C+CC的情况下。我电源电压0-1.6V,每隔100mV测一次相位噪声,然后加buffer后,基本上恶化1dBc/Hz左右,这个应该正常了吧
aa5ee08a33efcc0d397e56743e5d4d8.jpg
f41a5131666006d9823acfc74ba48f4.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:29 , Processed in 0.015242 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表