在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1332|回复: 1

[求助] D触发器输出不变时有功耗?

[复制链接]
发表于 2022-10-18 14:53:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在D触发器工作的时候,如果D端和Q端都不变,那每个clk会有开关功耗吗
发表于 2022-10-18 15:25:04 | 显示全部楼层
当然会有,时钟信号有翻转,就有对电容的充放电过程,就必然有功耗。low power设计里面的clock gating,不就是在dff前面加入一个判断 d是否变化的 逻辑门,如果d不变,就不翻转clk,减少功耗。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:43 , Processed in 0.013474 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表