设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 为什么芯片上所有器件的gate不能直接连vdd、vss？ ...

发新帖

查看: 2414|回复: 4

[求助] 为什么芯片上所有器件的gate不能直接连vdd、vss？

发表于 2022-10-13 10:26:23 | 显示全部楼层 |阅读模式

44资产

为什么要求芯片上所有器件的gate不能直接连vdd、vss？

最佳答案

查看完整内容

参考： https://blog.eetop.cn/home.php?mod=space&uid=1738191&do=blog&id=6950158

回复

发表于 2022-10-13 10:26:24 | 显示全部楼层

参考：
https://blog.eetop.cn/home.php?m ... blog&id=6950158

EETOP创芯人才网简历投递入口

回复

发表于 2022-10-13 10:30:31 | 显示全部楼层

gate很脆弱的，防止被击穿。

回复

发表于 2022-10-13 11:14:14 | 显示全部楼层

nmos dcap 你们是怎样加的？

EETOP创芯人才网职位发布入口

回复

发表于 2022-10-15 12:46:30 | 显示全部楼层

maomao198477 发表于 2022-10-13 11:14
nmos dcap 你们是怎样加的？

接TIE_H或者TIE_L上

EETOP创芯人才网简历投递入口

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-3-31 11:59 , Processed in 0.018930 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表