VCO相噪抖动的疑惑

wangxiangjun

第一个图是测得VCO的相噪图，第二个图是VCO的RMS Jcc的图，其中f是VCO的输入控制电压。
从相噪图可以看出控制电压为0.5V的相噪曲线在最下方，1.8V的相噪曲线在最上方。而抖动图可以看出，控制电压越大，抖动的rms值就越小。
据我所知，VCO的抖动不就是VCO的相噪在时域上的表现吗？而VCO的相噪图0.5V的时候相噪在最下面，在时域上积分后的抖动，不应该也是最小的吗？但为什么我仿真出来的，跟我想的完成相反，是我理解有误吗？求各位路过的同行大佬们解答下疑惑

上官轩晖

因为振荡频率变了吧，相同相位噪声对应的抖动自然不一样

wangxiangjun

上官轩晖 发表于 2022-9-28 19:23
因为振荡频率变了吧，相同相位噪声对应的抖动自然不一样

振荡频率是随着输入控制电压而变化的，我图中的f所对应的就是输入控制电压，相噪图中的f=0.5V所对应的相噪是红色的那条线，在最下面，相噪比其他电压的相噪都要低，相噪应该是越低越好，那么是输入控制电压为0.5V时所对应的相噪是最好的。而我理解的抖动，是相位噪声在时域上的积分，相噪越好，那么相噪在时域上的积分值应该是越小的，但是我仿出来的rms jitter的仿真图（横轴是f，输入控制电压；纵轴是抖动的rms值）在0.5V处的值最大，跟我理解的相噪与抖动的关系相驳。我想知道是我理解错了还是其他什么原因（这是我的疑惑）。

tang66521

你的理解是对的，看看Jcc的计算方式是不是有误

wangxiangjun

tang66521 发表于 2022-9-29 09:33
你的理解是对的，看看Jcc的计算方式是不是有误

相位噪声我选择的是这个页面的phase noise；抖动值，我选择这个页面下的Jcc；我现在在cadence里没找到这个页面的设置说明，我也不知道这两者的一个关系。想问下道友，你清楚这个页面所对应的说明文件在cadence的什么位置吗？我也想知道cadence仿真软件里是怎样计算这两个值的

tang66521

看看HELP

wangxiangjun

tang66521 发表于 2022-9-29 14:05
看看HELP

关于这个pnoise和JCC的介绍的文件我这边缺失了，道友你那边能看吗？

tang66521

论坛里搜搜吧，我这边的文档弄不出来

wangxiangjun

tang66521 发表于 2022-9-29 15:18
论坛里搜搜吧，我这边的文档弄不出来

嗯嗯  好  谢谢你