在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1619|回复: 0

[原创] 芯片内的待测点通过大电阻连接到测试点

[复制链接]
发表于 2022-9-2 09:40:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
image.png
在看别人设计的电路图时发现待测点的电压通过一个大电阻连接到测试点,考虑可能的原因是减缓外部电压突变对待测点电压造成的影响。
如待测点为MOS管的栅压,当外部测试点突然有电压或者电流突变时,如果没有大电阻,该突变将直接作用于MOS栅压。而有大电阻后,可以起到一定的缓冲作用。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-4 16:30 , Processed in 0.013936 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表