hspice在measure的时候报错是为什么呀

西巴

用spice写了这样一个网表
想知道1节点和2节点的延迟
用measure的时候报错.MEASURE  t1 never reached the trigger value, Measurement fail 出不来t1
想请大佬们指教一下
*title inverterII
.SUBCKT inverter IN OUT  Wp=310.00n Wn=270.00n
XX0 out in VDD VDD PHVT11LL_CKT W=Wp L=40.00n
XX3 out in 0 0 NHVT11LL_CKT W=Wn L=40.00n
.ends inverter
x1   IN 1  inverter
x2   2 OUT inverter
R1 1 2 40
C1 1 0 0.243pF
C2 2 0 0.032pF
vvdd VDD 0 3.3
vvin IN 0 pulse(0 3.3 0.2n 0.2n 0.2n 0.8n 2n)
.temp 27
.op
.param urall=3.3
.lib 'D:\HSPICE\40\l0040ll_v1p15.lib' tt
.option post accurate probe
.probe v(IN) v(OUT)  v(1)  v(2)
.tran 0.01n 20n
.measure tran t1 trig v(1) val=0.5 rise=1 targ v(out) val=0.5 fall=1
.end is expected

castrader

你的VDD不是global的，在subckt里面没引出来，赋不进值去的。

西巴

castrader 发表于 2022-8-26 22:59
你的VDD不是global的，在subckt里面没引出来，赋不进值去的。

非常感谢！！

西巴

西巴 发表于 2022-8-27 17:27
非常感谢！！

想再请教一个问题！当val不同的时候 我发现得到的t1不一样 是代表每个点的延迟都不一样嘛 这是为什么呀

castrader

因为你的电路RC delay非常小，而输入vin的斜坡其实比电路响应还慢...

西巴

castrader 发表于 2022-8-27 18:51
因为你的电路RC delay非常小，而输入vin的斜坡其实比电路响应还慢...

非常感谢！！！！！！！但还是不是很懂 那我该怎么解决这个问题呢

castrader

vvin IN 0 pulse(0 3.3 0.2n 1p 1p 0.8n 2n)

castrader

o
还有个巨大的问题
你用的是40nm的器件，他扛不住3.3V，你VDD最多是1.1的！

西巴

castrader 发表于 2022-8-27 19:41
vvin IN 0 pulse(0 3.3 0.2n 1p 1p 0.8n 2n)

非常谢谢！！！！！！

castrader

西巴 发表于 2022-8-27 19:46
非常谢谢！！！！！！

vvin IN 0 pulse(0 1.1 0.2n 1p 1p 0.8n 2n)
这里也得是1.1