求助小数pll里的DSM噪声如何仿真

zxh99 · 发表于 2022-11-11 18:56:28

本帖最后由 zxh99 于 2022-11-11 18:56 编辑

做了一个小数分频PLL，DSM是用Verilog实现的，也在simulink里做了建模，请问我应该如何得到这个Verilog代码对应的DSM模块本身的噪声数据，从而乘它的传递函数得到它对输出的贡献？是需要走完数字综合后仿得到还是说使用simulink得到的量化噪声数据？或者是有别的方法？请求大家指点！

磐磬 · 发表于 2022-11-13 11:49:56

DSM输出的是MMD的除频比，可以直接看MMD的输出时钟的频谱，就可以看到DSM的量化噪声。另外，这种逻辑的东西建模就能完成验证，数字后端之后只是会限制其最大的运行时钟而已。

zxh99 · 发表于 2022-11-13 13:35:09

磐磬发表于 2022-11-13 11:49
DSM输出的是MMD的除频比，可以直接看MMD的输出时钟的频谱，就可以看到DSM的量化噪声。另外，这种逻辑的东西 ...

好的，谢谢！

[求助] 求助小数pll里的DSM噪声如何仿真

站长推荐 /2