请问该如何计算ADC需要的采样时间

花花233 · 发表于 2022-7-22 11:04:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟做了一个ADC，设计的最短采样时间是107ns，发现连续转换时，如果输入从较低电压忽然变成较高电压（比如前一次转换输入300mV，下一次转换输入变为3V，参考电压3.3V），会充电时间不够导致输出结果偏差很大。但是计算时间常数，采样电容算4pF，ADC输入通路的导通电阻也就几百欧，算出来的RC常数也就不到1ns，看仿真结果100ns采样时间都不够，是计算方法有问题吗？ADC需要的采样时间应该怎么计算？

一直走吧 · 发表于 2022-7-22 16:35:54

可以把仿真结果贴出来吗？100ns也不够？估计是开关导通电阻不止几百欧姆

feynmancgz · 发表于 2022-7-24 01:40:32

输入通路是啥？纯switch，还是前面有driving buffer？如果是switch几百欧，是啥switch？NMOS？CMOS？几百欧是怎么得到的？如果有buffer，那么slew rate会不会是限制？电容怎么算的，如何确定只有4pF?

[求助] 请问该如何计算ADC需要的采样时间

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1