马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
单总线即字面意思，采用单根 信号线，既传输时钟又传输数据，而且数据传输是双向的，具有节省I/O 口线、资源结构简单、成本低廉、便于总线扩展和维护等诸多优点。但通讯速度较慢，所以现在大部分应用于温度传感器这类传输数据较少的场合。 LCS2110R-S的单总线为标准单总线协议，且支持单总线唤醒低功耗等功能。 与芯片的单总线通信都由一个复位/在线序列开始。主机输出低电平，保持低电平至少480us，以产生复位脉冲。接着主机释放总线，开漏模式下上拉电阻将单总线拉高，等待15~60us后，芯片会拉低总线60~240us，以产生低电平应答脉冲，如果为低电平，则多延迟480us。 写时隙至少持续60us，两个时隙间至少有1us的恢复时间，写0时隙起始于控制器拉低总线，控制器拉低总线后，需要在整个时隙器件保持总线低电平在60~120us之间；写1时隙和写0时隙一样，起始于控制器拉低总线，并在15us之内释放总线，并保持到时隙结束。 读时隙由主机发起，整个读时隙至少秩序60us，两个时隙之间至少有1us的恢复时间。主机通过拉低纵向至少1us后释放来发起读时隙，主机发起读时隙后，芯片开始在总线上发送0或者1，芯片发送1时，则保持总线为高电平；芯片发送0，则拉低总线。该时隙结束后芯片会将总线释放，由上拉电阻拉至空闲的高电平状态。芯片返回的数据在读时隙下降沿之后的15us内是有效的，因此主机必须在读时隙下降沿的15us内释放总线并完成采样。 典型的读时序过程为：主机输出低电平2us后，释放总线，从机响应开始传输数据，主机延迟12us后读取当前电平，然后延迟50us开始读取下一位。
| 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2022-7-13 13:51:32
楼主
