PrefixRL _ AI 辅助设计的电路仅使用传统 EDA 工具缩减 25% 面积

andy2000a

PrefixRL 这哪家出  EDA TOOLS ??

nvidia in-house eda ?

---

SOURCE : laoyaoba

NVIDIA用PrefixRL人工智能模型设计出小25%的电路 使GPU更加高效在设计集成电路时，工程师的目标是生产出更容易制造的高效设计。如果他们设法降低电路尺寸，那么制造该电路的经济性也会下降。英伟达公司在其技术博客上发布了一项技术，该公司使用一种名为PrefixRL的人工智能模型。利用深度强化学习，英伟达公司使用PrefixRL模型来超越主要供应商的传统EDA（电子设计自动化）工具，如Cadence、Synopsys或Siemens/Mentor。
EDA供应商通常会在内部实施人工智能解决方案，以实现硅片放置和路由（PnR）；然而，英伟达的PrefixRL解决方案似乎在该公司的工作流程中创造了奇迹。
创建一个深度强化学习模型，旨在保持与EDA PnR尝试相同的延迟，同时实现更小的芯片面积，这是PrefixRL的目标。
根据NVIDIA技术博客介绍，最新的Hopper H100 GPU架构使用了PrefixRL AI模型设计的13000个算术电路实例。英伟达制作的模型输出的电路比同类EDA输出的电路小25%。这一切都在实现类似或更好的延迟。下面你可以在图中比较PrefixRL制作的64位加法器设计和一个业界领先的EDA工具制作的相同设计：

--

NVIDIAH100 加速 GPU 有近 1.3 万路 AI 辅助设计的电路，相较仅使用传统 EDA 工具缩减 25% 面积

SOURCE :COOL3C

AI 技术在近年为许多产业带来显著的升级，其中也包括半导体设计产业，诸如 Google 日前公布由AI 协助设计的晶片论文，其中提到AI 可跳脱人类既有的思维框架，仅考虑效率最佳化，能使晶片更具效益；而NVIDIA 近日也公布一则由AI 辅助设计新一代加速GPU 产品NVIDIA H100 晶片的部落格文章，就提到 NVIDIA H100 内部有高达 1.3 万条AI 设计的电路，且相较目前最先进的EDA 工具的结果可缩减25% 面积

NVIDIA H100 主要仍是由当前最先进的 EDA 工具进行设计，不过导入名为PrefixRL 的AI 辅助工具，借助物理模拟方式进行线路设计的最佳化，并以缩减面积、降低延迟与减少功耗为三大设计宗旨；透过PrefixRL 进行线路调整，相较传统EDA 工具的成果缩减高达25% 的面积。然而PerfixRL 是一项需要重度运算效能的工具，需仰赖高度的物理模拟，若是使用传统方式，单一个GPU 就需要搭配高达256 个CPU ，并且花费32,000 GPU 小时也仅能产生640 亿个结果，执行效率过于低落；故NVIDIA 为了使AI 晶片设计得以实用，是透过NVIDIA Raptor 分散式学习技术提升效率， Raptor 可借助工作调度、自定义网路、 GPU 感知数据结构等特质，进行跨CPU 、GPU 与Spot 的混合分工。

weiqli

http://www.sci.utah.edu/publicat ... cement_Learning.pdf

深度学习网络

caoluniu

我们可以提供完全分布式算力网络，有没有人想合作？加速仿真simulator（开源仿真器也行，增加AI深度学习）。

andy2000a

联发科机器学习导入晶片设计，最短几小时就完成

SOURCE:TECHNEWS  

联发科宣布，近期机器学习导入晶片设计，运用强化学习(reinforcement learning) 让机器自我探索学习，预测晶片最佳电路区块位置 (location) 与形状 (shape)，可大幅缩短开发时间并建构更强大晶片，成为改变游戏规则的大突破。此技术将于11 月台湾举行IEEE 亚洲固态电路研讨会A-SSCC (Asian Solid-State Circuits Conference) 发表，同步申请国际专利。
联发科指出，AI 先进技术注入新演算法，针对极复杂的晶片设计，决定最佳电路配置，除了决定区块 (block) 最佳位，还能调整成最佳形状，将机器学习应用在最佳化设计、减少错误，探索未知、协助工程师花更少时间，产出更好成果。
联发科晶片设计研发本部群资深副总经理蔡守仁表示，不论企业界和学术界，近年少有早期电路区块布局文献研究。联发科本次突破性发展，将AI 和EDA 结合出机器最佳化电路区块布局，协助研发人员提高效率并自动执行最佳化任务。技术逐步整合导入联发科全线开发设计流程，包括手机、电视、网通等晶片，有效提升研发能量、缩短研发时程、协助公司及客户快速抢占市场先机。
随着晶片复杂性不断提高，如何让数量庞大的组件处于最佳位置且功能正常，是晶片布局的严峻挑战。早期电路区块布局仰赖人力及经验，往往需耗时数周才能产出方案给晶片系统开发者使用。联发科透过跨部门合作，运用AI 机器学习演算法，可将时间缩短至一天甚至数小时，就能预测出最佳化电路区块布局，效益不只超越人工，更能透过GPU 加速(GPU acceleration)，提供多达数十项可行开发方案，释放研发人力时间及心力投注其他更复杂的系统架构。联发科还运用模型预训练技术，让机器持续随专案演化，将一代优于一代的精神应用至晶片开发。
IEEE 国际固态电路学会旗下亚洲固态电路研讨会及国际固态电路研讨会（ISSCC），皆为 IC 设计领域的旗舰型研讨会。联发科 2004 年起共累计 85 篇论文收录于 ISSCC，是台湾唯一连续 19 年皆有作品入选的企业，先进技术领域投入备受国际肯定。随着亚太区半导体产业影响力近年持续增加，A-SSCC也成为IC 设计领域学术发表的最高指标之一，在台湾、南韩、日本、新加坡等地区巡回举办，为半导体领域的年度盛事。2022年联发科研究论文为台湾业界唯一获选A-SSCC 的公司。

yesnyes

感谢分享