急！想采用ldmos设计一个能将6V电压输出的IO

344906150

电路内部产生了一个6V左右的电压，但是fab只提供了3.3V的IO，里面用的是2.5Vod3.3v的管子，我担心6v的电压管子耐不住，无法输出。但是，pdk提供了ldmos，源漏端的电压能耐住5V左右，栅源电压能耐住3.3V ，自己研究可以ggnmos或者级联的ggnmos做一个能耐高压的esd，有经验的伙伴可以分享一下我目前的情况怎么样设计可靠性比较高，漏电比较小吗？

linda1518b

可以用stack的方式來做, 拿兩顆3.3V的元件stack. 但要留意第一顆對sub的BV夠不夠~

u12u34

这里的5V 应该是PDS文件提供的直流电压下的BV，但是ESD并不是直流，器件对ESD的BV会大于直流。ESD下这个耐受电压会大一些，至于大多少，这和工艺有关，一般国外的fab会提供TLP曲线，参照TLP能得出这个电压，所以你得问问你的fab要这个数据。也许一个管子就够了，不需要stack，盲目stack的话可能会造成trigger voltage过高，出现内部电路已经损坏，而ESD还没有启动的情况。