SAR ADC输出结果与理论计算不一致

SweetLee

最近在模仿一篇论文做SAR ADC，采用的电容DAC阵列如图所示，发现最终得到的结果与理论计算不一致，仿真发现是因为电容极板的电压变化和理论计算就是不一致的，有大佬知道该怎么解决吗？谢谢~以下图片分别为电容阵列、Vip端电压变化、Vin端电压变化

wjx197733

楼主可以先用理想的参考电压试试。

老干部金戈

楼主用的单调开关切换策略吗？

SweetLee

老干部金戈 发表于 2022-6-22 07:46
楼主用的单调开关切换策略吗？

如图~

SweetLee

wjx197733 发表于 2022-6-22 07:24
楼主可以先用理想的参考电压试试。

您是说输入给参考电压吗？我的Vref=1.2，全差分输入，应该是Vip=1.2,Vin=0，这个是可以正确出结果的。我觉得是因为我的电容上极板有电荷泄露，但不知道怎么解决

SweetLee

自己顶一下

老干部金戈

SweetLee 发表于 2022-6-22 09:58
如图~

应该是刘纯成的单调开关策略，会不会是比较器的输入共模漂移的问题？

SweetLee

老干部金戈 发表于 2022-6-25 22:46
应该是刘纯成的单调开关策略，会不会是比较器的输入共模漂移的问题？

对的，是刘老师10年的文章，完全照着文章做的。比较器的输入共模漂移指的是失调电压吗？我这个是10位精度，±1.2V电压，按说失调电压应该不至于影响。我最近开始怀疑是因为我的比较器输入端直接连在了DAC的采样极板上，导致比较器的电容影响了电荷再分配的过程，您觉得这个有可能吗？

老干部金戈

SweetLee 发表于 2022-6-26 18:38
对的，是刘老师10年的文章，完全照着文章做的。比较器的输入共模漂移指的是失调电压吗？我这个是10位精度 ...

上极板的采样精度确实比下极板低，不过这个问题应该是采样开关那边，应该时钟馈通和沟道电荷注入吧，您说的比较器的电容影响了电荷再分配的过程，应该是回踢噪声，可以在比较器输入那里接一个VCVS要设置好参数，但是在CDAC输出曲线应该是一个逐次逼近的样子，我指的共模电压漂移是指每一次比较后，共模电压都会变，不是失调电压，比如全差分saradc共模电平500mv，但是两个差分输入的共模电平是550mv，会带来什么影响啊？
1.动态范围小50mV
2.vcm只影响工作点。在工作范围内p端与n端的vcm会抵消。
如果ADC输入最大是1V，
500mV共模的最大输入电压是(1000mV,0mV)，差分电压是1000mV。
550mV共模的最大输入电压是(1000mV,100mV)，差分电压是900mV，输入动态范围少了100mV。
你用的比较器如果是非理想的可能会导致管子一直处于亚稳态，甚至是比较器的功能都出问题了。可以看看刘纯成老师的博士毕业论文里面提出了一种电容分裂的结构可以解决这个问题，或者可以看看Vcm-Based开关切换策略。
不过你这个情况，没有逐次逼近的样子，可以照这个思路去看看debug，
1.latch时钟，比较器输入差值，看这个差值的收敛波形。
2.比较器的输入共模，比较器比较结果，反馈数据，功能性问题，速度方面的问题，驱动能力。
我也是小白，有错请指正哈。

SweetLee

好的，谢谢，我再研究下