在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1680|回复: 3

[讨论] Layout XL中栅极两端需要连接

[复制链接]
发表于 2022-6-20 22:02:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,用Layout XL时,一个MOS的栅极两端都有标号,我在schematic上选中一个net后,Layout段高亮如下,

并且drc时也会要求将栅极两端用PO再连一次,可是这两边本来就有PO相连了,是drc的硬性规则吗?不连是不是对最后结果也没影响呢?

新手求助诸位!!

1655733649268.png image.png

右图是我多画了一个rec把两端连起来了,所以选中的部分多了这一块rec

发表于 2022-6-21 08:41:30 | 显示全部楼层
gate cont 只做一头就没这个问题了,就算两头都做cont,只连一边,也是没任何问题都
 楼主| 发表于 2022-6-21 09:39:03 | 显示全部楼层


pretty_hh 发表于 2022-6-21 08:41
gate cont 只做一头就没这个问题了,就算两头都做cont,只连一边,也是没任何问题都 ...


感谢回复!!
发表于 2022-6-21 13:53:35 | 显示全部楼层
连一边就行
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:10 , Processed in 0.017857 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表