LVS时版图生成的网表多一个二极管

Leon.sl · 发表于 2022-6-16 13:17:23

您需要登录才可以下载或查看，没有账号？注册

x

如图，一个buffer，版图是调取的smic标准单元库里的，为什么版图生成的这个网表多出来了一个二极管呢？LVS出现笑脸了，是不是说明这个二极管无所谓啊？这个二极管也并不在这个电路网络里，它两端直接接了VDD VSS

器件数目不对为什么LVS还可以过呢？

小白一个，很多地方不懂，还请大佬指点。

Leon.sl · 发表于 2022-6-16 13:19:19

Leon.sl · 发表于 2022-6-16 13:20:09

maomao198477 · 发表于 2022-6-16 13:49:42

Nwell 寄生的diode吧？

mengxueyilei · 发表于 2022-6-16 13:59:14

应该是寄生的diode

Leon.sl · 发表于 2022-6-16 14:35:19

maomao198477 发表于 2022-6-16 13:49
Nwell 寄生的diode吧？

我自己画的标准单元版图也出现了一个这种寄生的diode，但LVS没报错，请问是不是没什么影响呢？

Leon.sl · 发表于 2022-6-16 14:37:58

mengxueyilei 发表于 2022-6-16 13:59
应该是寄生的diode

我自己画的标准单元版图也出现了一个这种寄生的diode，但LVS没报错，请问这样可不可以认为版图是和原理图是一致的呢？

maomao198477 · 发表于 2022-6-16 14:51:24

把看看rule吧不提寄生的diode是不是可以

老lu · 发表于 2022-6-16 16:58:13

这是nwell与substrate之间产生的寄生diode，我们一般是在runset中把相关的语句给注释掉的。

mengxueyilei · 发表于 2022-6-16 17:06:16

可以把rule 里面的寄生diode这一行的开关设置一下

[求助] LVS时版图生成的网表多一个二极管