在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1702|回复: 2

[求助] 延时单元的输出波形高低电平持续时间不同是什么原因呢

[复制链接]
发表于 2022-6-15 11:42:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
image.png 本人是IC新手,这是我搭的一个延时单元,前面两级反向器主要是用来增大延时时间的,后面两级是用来增大驱动能力的,但是将图一延时单元级联之后出现如下图问题,高低电平持续时间不同(理想情况下应该是高低电平时间都为10ns),请各路老师大神能帮忙解惑。感激不尽~
96c7e74ea5f38394a43272059aa759e.png

发表于 2022-6-15 14:22:03 | 显示全部楼层
可以采用4个相同倒比反相器结构来做
发表于 2022-6-15 14:42:43 | 显示全部楼层
Rising Delay取决于P管,Falling Delay取决于N管,两者不对称,2楼提供了一种解决方案。
(Delay单元也很有意思,delay是拿功耗换的,所以需要注意电流;一些比较巧妙的结构,不仅保证上下沿有相同的delay、而且delay与电源无关)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:45 , Processed in 0.017052 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表