CSMC.18BCD工艺LVS问题

zsen · 发表于 2022-6-1 14:09:29

您需要登录才可以下载或查看，没有账号？注册

x

如图一所示，CSMC.18BCD工艺的带iso的mp5_dp/mn5_dp这些跑LVS会报各个Ring之间的寄生dio的面积参数不对，请问大佬们有什么方法见解？。？

chenju2121 · 发表于 2022-6-1 14:11:58

你电路上没有这些dio

zsen · 发表于 2022-6-1 14:12:45

电路中是有这些dio参数可以填的，都是填的0，虽然看着没啥影响，但还是想解决掉这些错

chenju2121 · 发表于 2022-6-1 14:13:39

看你们项目需求，要么让前端在电路上加上这些dio ,要么在lvs rule里把dio得开关关了

zsen · 发表于 2022-6-1 14:14:27

这些参数后面需要根据再回填到电路吗，对仿真会有影响吗

zsen · 发表于 2022-6-1 14:17:14

mos按E进里面是这样的

chenju2121 · 发表于 2022-6-1 17:41:03

不会，这些寄生dio是肯定会有的，一般前端设计电路是会留有冗余来消除这些寄生的影响

[求助] CSMC.18BCD工艺LVS问题