virtuoso导出cdl，如何编辑模块的pin顺序

liblueice

本帖讨论一个问题，顺便当做记笔记：就是在有IP调用关系时，经常遇到自己产生的cdl中IP模块定义的pin order，和对方提供的pin order不一致。比如一方是.SUBCKT IP_CELL a b c d e f g, 另一方是.SUBCKT IP_CELL a c e g b d f
为了过LVS，我们需要把2个cdl的pin order搞成一致，通常的办法是直接手改cdl。
那如果pin特别多，而自己却是去配合对方的一方，手动直接改cdl，可能不太方便，这时候直接在schematic上编辑，让产生cdl的pin order按我们的要求来，就方便多了。

方法：
1. CIW---->Tools---->CDF---->Edit
2. Simulation Information---->By property ----在auCdl这里编辑pin order，注：有特殊符合的pin，要加""
3. 重新导出cdl，注：
    a, 这一步有时候需要重启virtuoso才可以生效
    b,网表导出的时候，Run in Background这个option一定要关掉，Renetlist这个option打开，不打开有时候也生效





网上也有人说从schematic---->Edit---->Properties---->Pin Orders可以编辑，但是亲测下来，这个办法不起作用

wangkes

好！

betty9325

谢谢分享