DAC结构问题

lay_ · 发表于 2022-5-11 17:38:17

本帖最后由 lay_ 于 2022-6-16 14:12 编辑

我在论文上找到的这个结构的DAC，是高七位加低五位，中间加了个桥接电阻。输入信号使用的是理想ADC，结果也对，ADC最低位是4us的周期脉冲信号。DAC采样信号是2us，使用的D触发器锁存，采样信号加了200ns的延时，但是输出的结果一直不对，这个大图看起来还好，但是看细节的话就会看到不是一直增长的，有时候会突然变高很多，或者变低，甚至比前面的还要低。感觉是结构的问题，也不知道是不是因为输出没有加一个运放的问题。对这个结构其实也一直不太理解，希望能有大神解答一下。

lay_ · 发表于 2022-5-11 17:39:12

左边的是D触发器，右边的symbol是搭的开关

lay_ · 发表于 2022-5-12 15:24:04

每日一顶

lay_ · 发表于 2022-5-13 15:27:50

已解决，DAC的基准电压跟输出电压换下位置就对了，换位之后是分压模式，这个有问题的是分流模式，有可能是后面还需要接一个运放，没整明白是为啥

lay_ · 发表于 2022-5-13 15:41:42

已解决，DAC的基准电压跟输出电压换下位置就对了，换位之后是分压模式，这个有问题的是分流模式，有可能是后面还需要接一个运放，没整明白是为啥

[解决] DAC结构问题

站长推荐 /2