LDO结构问题

jxp2021

刚接触LDO，加上时间比较紧张，所以想问下大家有没有这样一种结构：
我是想输入电压范围1.8V~3.6V，输出参考电压就是1.2V，输出的电压也是1.2V，用的是3.3V的耐压管。

目前我的想法是，因为1.8V的输入电压比较低，所以误差放大器采用平常的折叠式共源共栅放大器，加上PMOS的源极跟随器会导致电压不够。所以我想的是，可不可以在折叠式共源共栅放大器后面接一个CS放大器（同时进行miller补偿），这样误差放大器理论上输出的电压范围就是Vod~vdd-Vod。 但是这样环路稳定性又会出现问题。比较愁。。。

所以问题在于1.8V的输入电压下，有没有比较好的结构。如果上面我的想法可行，误差放大器怎么进行补偿，同时是否需要外挂片外电容进行零点补偿。

hehuachangkai

片内90%都是第一级增益级+PMOS功率管，然后做miler补偿。输入输出一样就是个buffer，没有啥特别的

敬山一休

1.8v低于LDO而言你的余量是够的，主要是你的误差放大器设计在1.8v能不能够满足要求，还有就是负载范围有没有要求

敬山一休

附件是外部带cap的LDO你可以参考一下他的补偿方法

jxp2021

敬山一休 发表于 2022-5-11 09:09
1.8v低于LDO而言你的余量是够的，主要是你的误差放大器设计在1.8v能不能够满足要求，还有就是负载范围有没 ...

你好。就像我上面提出的一样，如果误差是折叠式的共源共栅，那输出的共模电平最低也是2Vod（PMOS作为输入差分对）。直接加一个源极跟随器，考虑到后面的功率管也要饱和，这样感觉1.8V不太够呢。。。

敬山一休

jxp2021 发表于 2022-5-11 10:33
你好。就像我上面提出的一样，如果误差是折叠式的共源共栅，那输出的共模电平最低也是2Vod（PMOS作为输入 ...

vod大概是0.2左右，vth是0.7v所以源跟随器输出最低是1.1v，我觉得还可以，可能会再高一点，我觉得还是可以做的

敬山一休

功率管是可以不再饱和区的

jxp2021

敬山一休 发表于 2022-5-11 10:52
功率管是可以不再饱和区的

看来我还是没有研究透彻，我再根据这个思路做一下。万分感谢！