请教virtuoso使用import verilog时报错的问题

kuyalake

本人做完innovus布局布线，导出verilog文件，想导入virtuoso。但是一直失败，一直在报错，我也不知道怎么看这个error的详细信息。USERGUIDE中关于verilog in 的内容也反反复复读了很多遍，不知道哪里设置出了错误。我觉得我的verilog网表没有问题（否则parser会报错），换了一个极其简单的verilog网表进行import，也是同样的报错。可以看到，我现在想导入的target library是test1, 我的模块放在CIM中（reference library)。我看其他帖子也是这样设的，求大佬们指点迷津。

kuyalake

我看大佬的帖子设置也是这样的：https://blog.eetop.cn/blog-1592-6946832.html

jake

From Cadence:

This sort of message comes when the tool tries to mix the binary of one IUS version (ncvlog) and library file (libvisadev.so) from another version.

For example, if you have the following PATH set and you invoke Cadence tools in 64 bit mode, you will get the error message:


;=======================================================================================
UNIX> set path = ( <IC617_install_hier>/tools/dfII/bin <IC617_install_hier>/tools/bin <EDI15_install_hier>/tools/bin <EDI15_install_hier>/tools/inca/bin <IC617_install_hier>/tools/plot/bin /usr/bin /usr/local/bin /bin . /home/username/bin /usr/X11R6/bin /usr/local/pvt )

UNIX> setenv CDS_AUTO_64BIT ALL
;=======================================================================================


So, ideally it is not recommended to put <>/tools/inca/bin in the path. You must put the standard directory locations in the path viz. <>/tools/bin in such cases. Also, ensure that you do not have anything from IUS hierarchy in the LD_LIBRARY_PATH variable.


Please check your PATH/path env variable and make the changes as recommended above.

jake

Reference Libraries 应该填PDK standard cell library (综合，Innovus用到的库，在Cadence里要能看到这个库里标准元的 symbol view，schematic view, layoutview)

kuyalake

jake 发表于 2022-5-3 03:34
Reference Libraries 应该填PDK standard cell library (综合，Innovus用到的库，在Cadence里要能看到这个 ...

大佬您好，是这样的，我填入的CIM确实是我在virtuoso里面创建的一个库，在里面我自己画了标准单元的schematic, layout, symbol view.
但是我没有看懂这个path应该怎么设置或者是怎么影响到了我，因为我的CIM就是当前路径下的一个目录。谢谢！

kuyalake

jake 发表于 2022-5-3 03:34
Reference Libraries 应该填PDK standard cell library (综合，Innovus用到的库，在Cadence里要能看到这个 ...

还有一个小问题，就是我的reference　symbol　viewnames　字段里面应该填入我需要用到的所有标准单元的名称吗（比如AND NOR之类的），还是默认symbol就好了？

jake

kuyalake 发表于 2022-5-4 00:37
大佬您好，是这样的，我填入的CIM确实是我在virtuoso里面创建的一个库，在里面我自己画了标准单元的schem ...

明白了，CIM是自建的standard cell library。
Symbol view是可以的。
环境变量PATH影响了工具的行为。 Cadence那个帖子的意思是Cadence仿真工具Incisive或Xcelium的路径要设置对。Import Verilog时需要用到仿真工具翻译一下netlist。

kuyalake

jake 发表于 2022-5-4 20:31
明白了，CIM是自建的standard cell library。
Symbol view是可以的。
环境变量PATH影响了工具的行为。  ...

不好意思大佬，我还是没解决这个问题。如果我的reference library没有问题，那么请问怎么知道INCISIVE和XCELIUM的路径有没有设对啊？
我是用实验室的服务器，直接source cshrc_cds617的文件，我看到里面也设置了这两个的路径，就不知道对不对了。。。

kuyalake

jake 发表于 2022-5-4 20:31
明白了，CIM是自建的standard cell library。
Symbol view是可以的。
环境变量PATH影响了工具的行为。  ...

还有请问一下，innovus可以直接输出spice网表吗？导师想让我直接输出spice网表这样就不用verilogin了，但我看userguide没找到export spice网表的内容。

jake

kuyalake 发表于 2022-5-4 07:55
还有请问一下，innovus可以直接输出spice网表吗？导师想让我直接输出spice网表这样就不用verilogin了，但 ...

没见过export整个设计到spice netlist。
单独一个timing path可以用create_spice_deck，用来分析高速或SI场景，很少用到，只在STA结果有争议时用一下。