在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2082|回复: 6

[求助] 多比特量化问题

[复制链接]
发表于 2022-4-24 21:01:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
使用三比特量化二阶的sigma delta调制器,发现其性能与单比特量化相比差了很多,得到的频谱图如下: 4ea6171cebd299f3be502b5fd64395f.jpg 。附加的DWA算法每个模块验证过,都没问题。
发表于 2022-4-25 09:17:20 | 显示全部楼层
osr是多少?
你要是不加mismatch的前仿,dwa要不要没啥区别,所以还得找其它问题。
至于最左边的dc offset,可能是你的多bit里面没有0,code上下不对称造成的。
 楼主| 发表于 2022-4-25 09:45:03 | 显示全部楼层


castrader 发表于 2022-4-25 09:17
osr是多少?
你要是不加mismatch的前仿,dwa要不要没啥区别,所以还得找其它问题。
至于最左边的dc offset ...


你好!感谢感谢!OSR是128。质数取得7。1.请问加mismath是?我在matlab建模时ADC-DAC模块加了0.01的mathing parameter和1的total capacitance,你是指这个嘛?实际电路里面都用的是实际的器件而非理想的。

2.调制器的结构就搬来的是我之前做单比特量化时的结构,没什么问题。多比特里面用到的比较器也单独仿过。不知道问题出在哪。
3.最左边的失调确实是我输出的是单端,而不是差分。双端相减就可以了吧。
4.在matlab建模加入多位量化后,有效位数确实也会减少。请问这属于正常现象吗?如果正常,那增加阶数、OSR、量化位数可以增加SNR就说不通了?
5.输入频率处的峰值怎么超出了0dB(建模时也没有出现这种情况)
发表于 2022-4-25 10:37:13 | 显示全部楼层
1.请问加mismath是?我在matlab建模时ADC-DAC模块加了0.01的mathing parameter和1的total capacitance,你是指这个嘛?实际电路里面都用的是实际的器件而非理想的。
嗯,那么DWA确实是该加的,从频谱没看到明显的spur说明DWA本身是有效的。

2.调制器的结构就搬来的是我之前做单比特量化时的结构,没什么问题。多比特里面用到的比较器也单独仿过。不知道问题出在哪。
多bit量化器不能直接用动态比较器,因为量化器的步长和offset会影响性能的。

3.最左边的失调确实是我输出的是单端,而不是差分。双端相减就可以了吧。
不全是这样,比如你的量化器是3bit,输出数就是0-7,按照差模来看就是从-1到+1但是中间没有0,你做FFT时可能会正负不对称。所以有可能要把code加或者减一个二分之一LSB

4.在matlab建模加入多位量化后,有效位数确实也会减少。请问这属于正常现象吗?如果正常,那增加阶数、OSR、量化位数可以增加SNR就说不通了?
这太不正常了,哪有加量化位数反而性能下降的?

5.输入频率处的峰值怎么超出了0dB(建模时也没有出现这种情况)
你的量化器输出的是0-7(或者是-4到+3)自然峰值就超过了,要在FFT里对输出数据做除法
 楼主| 发表于 2022-4-25 11:05:50 | 显示全部楼层


castrader 发表于 2022-4-25 10:37
1.请问加mismath是?我在matlab建模时ADC-DAC模块加了0.01的mathing parameter和1的total capacitance,你 ...


1.请问加mismath是?我在matlab建模时ADC-DAC模块加了0.01的mathing parameter和1的total capacitance,你是指这个嘛?实际电路里面都用的是实际的器件而非理想的。
嗯,那么DWA确实是该加的,从频谱没看到明显的spur说明DWA本身是有效的。
2.调制器的结构就搬来的是我之前做单比特量化时的结构,没什么问题。多比特里面用到的比较器也单独仿过。不知道问题出在哪。
多bit量化器不能直接用动态比较器,因为量化器的步长和offset会影响性能的。
回:三位量化器采用的是全差分Flash结构,7个比较器,每个比较器内部采用结构: 450f270dfe3eff17e097b6559112ab7.jpg 参考论文里的这种结构。不能直接用动态比较器,是需用添加前置放大器?因为感觉最后一级积分器出来的结果有点小。

3.最左边的失调确实是我输出的是单端,而不是差分。双端相减就可以了吧。
不全是这样,比如你的量化器是3bit,输出数就是0-7,按照差模来看就是从-1到+1但是中间没有0,你做FFT时可能会正负不对称。所以有可能要把code加或者减一个二分之一LSB
回:比较器输出的温度计码转二进制再用vcvs转十进制,这样的得到的就不是0~7,而是(0~7中的一个数)*电源电压,因为高电平不是用1表示的,而是用vdd表示的。比如转为十进制是111,那输出就是7乘以3.3=23.1。

4.在matlab建模加入多位量化后,有效位数确实也会减少。请问这属于正常现象吗?如果正常,那增加阶数、OSR、量化位数可以增加SNR就说不通了?
这太不正常了,哪有加量化位数反而性能下降的?
回:确实是建模出来性能就差,感觉积分器的输出就很小。 9b65a0ba3bce4c8a350392a322bf380.jpg

5.输入频率处的峰值怎么超出了0dB(建模时也没有出现这种情况)
你的量化器输出的是0-7(或者是-4到+3)自然峰值就超过了,要在FFT里对输出数据做除法


回:你指的是在Measurements里面的spectrum吗
发表于 2022-4-25 15:49:07 | 显示全部楼层
动态比较器前面加个preamp就行了,其他几个问题我觉得只能具体事情具体对待了。但是无论如何理论上,不改价构只加位数的话,加一位就至少该提高6dB甚至更高的SNR才对。
我觉得是否是你的模型中反馈系数太大了呢?
 楼主| 发表于 2022-4-25 20:15:01 | 显示全部楼层


castrader 发表于 2022-4-25 15:49
动态比较器前面加个preamp就行了,其他几个问题我觉得只能具体事情具体对待了。但是无论如何理论上,不改价 ...


1. 9b65a0ba3bce4c8a350392a322bf380.jpg ADC-DAC模块不勾选consider时,出来的性能似乎正常,勾选之后有效位数就特别低。
2.建模得到的前馈系数a1为1.16,a2为0.6。下面是第一级和第二级积分器的输出 991928598c1f98b56e6d450c97b942f.jpg ,幅度就很小。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:46 , Processed in 0.020267 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表