设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › LOD输出相位裕度问题
返回列表 发新帖
查看: 2151|回复: 2

[求助] LOD输出相位裕度问题

[复制链接]
发表于 2022-4-20 11:11:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
LDO 不带载输出正常的增益相位曲线，为什么加上后级电路之后出现相位裕度从0开始的情况。

不带载

不带载
加上后级电路仿真结果

1.jpg
如何解决呢？谢谢各位~
回复

举报

发表于 2023-7-20 15:44:04 | 显示全部楼层
兄弟，你这个解决了吗，我也遇到这个问题了，可以指教下吗
回复 支持 1 反对 0

举报

 楼主| 发表于 2024-5-24 14:50:01 来自手机 | 显示全部楼层
应该是负载效应导致的原因
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 07:15 , Processed in 0.015747 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表