在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2019|回复: 2

[求助] 关于PLL中的PFD设计

[复制链接]
发表于 2022-4-16 22:15:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小白一枚,通过拉扎维2020年新出的书学习PLL相关知识
关于三态门鉴频鉴相器,razavi在书中介绍了基于TSPC结构构成的鉴频鉴相器
我仿真试了一下,这个结构的PFD在高频情况下能够正常工作,但是在低频情况下鉴相范围会大幅度恶化。我个人猜测这是因为TPSC只适用于高频应用的原因。
请问大家,在模拟集成电路的设计中,低频输入信号工作下的D触发器一般使用什么方法实现呢?我看了数字集成设计的相关教材,介绍了传输门、电流幸锁存器相关结构。但是感觉有些摸不到头脑。
 楼主| 发表于 2022-4-16 22:20:40 | 显示全部楼层
还是说可以像分立元器件一样,直接用传输门或者与非门电路来搭?
但是如何评估性能的优劣呢?请问大家有没有教材介绍相关内容?
发表于 2023-7-16 16:25:04 | 显示全部楼层
博主关于PLL有啥经典书籍推荐嘛?本人小白一个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:33 , Processed in 0.014770 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表