IC618 ams仿真verilog层次调用的问题

yunyi009

如题，我用IC618进行ams仿真，verilog里边有层次调用关系，按照以前的方式加library director等等并不行，根本无法生成网表，一直报错，请问怎么解决呀！

lwzunique

你去搜索一下Mark as external的这种方法，这个对于层次化的verilog结构比较好用，还有一个最笨的方法，import所有的verilog.v,这样所有的verilogc模块都有functional的view，把这个library放到config里面也是可以的。推荐mark as external。你搜索一下就明白了

yunyi009

lwzunique 发表于 2022-3-28 18:19
你去搜索一下Mark as external的这种方法，这个对于层次化的verilog结构比较好用，还有一个最笨的方法，imp ...

谢谢，已经用了mark as external这种方法，还有个问题，ade explore里ams仿真用的还是irun，怎么使用xcelium这个工具呀~

lwzunique

我之前只用过一个混合仿真的工具AFS，这个工具有自己的选项，可以选择用什么数字的仿真工具，目前木看到ams有这个选项，AMS不一定支持Xcelium这个工具，毕竟和irun可能是不一样的.这个我也不清楚~~~或者找irun对应与xcelium的参数或者optiont，应该不影响验证的。如果找到了，也麻烦告知一下。

yunyi009

lwzunique 发表于 2022-3-29 22:05
我之前只用过一个混合仿真的工具AFS，这个工具有自己的选项，可以选择用什么数字的仿真工具，目前木看到ams ...

嗯是的，目前看起来ams是不支持xcelium，还是得用incisiv，ams的图形界面里直接就是irun，不能选。如果想跑xrun，就只能用命令行跑了~多谢回复~

staric

yunyi009 发表于 2022-3-30 18:04
嗯是的，目前看起来ams是不支持xcelium，还是得用incisiv，ams的图形界面里直接就是irun，不能选。如果想 ...

请问怎么用命令跑呀

yunyi009

staric 发表于 2022-10-26 11:38
请问怎么用命令跑呀

具体没研究过...  

小水獭

lwzunique 发表于 2022-3-28 18:19
你去搜索一下Mark as external的这种方法，这个对于层次化的verilog结构比较好用，还有一个最笨的方法，imp ...

请问mark as external 在哪里呀？

lwzunique

小水獭 发表于 2023-10-20 16:37
请问mark as external 在哪里呀？

config 里面设置

Howto include an Instantiated Verilog cell in the config view of AMS simulation -Custom IC Design - Cadence Technology Forums - Cadence Community
RunAMS simulation with ADE-L with import systemVerilogCustom_pkg::* - Custom ICDesign - Cadence Technology Forums - Cadence Community
参考这两个帖子吧

wuyanwei

非常有帮助