EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › sah_ideal采保信号



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

查看: 1614|回复: 0

[求助] sah_ideal采保信号

[复制链接]

小师同学

发表于 2022-3-1 22:08:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

求助:图一是我搭的sah_ideal的testbench
图二是sah_ideal的veriloga(里面说了vtrans_clk设置为2.5）
图三是我仿真结果
采保信号的工作原理是：vclk>vtrans_clk则采样；vclk<vtrans_clk则保持
我给vtrans_clk为2.5；vclk为3V的脉冲信号。
但是我仿真结果显示一个周期内，vout一直处在hold阶段。没有看见采样的阶段啊，结果就是vclk信号上升边沿采一个值，然后hold一个周期。周而复始。

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-9-27 10:22 , Processed in 0.014467 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] sah_ideal采保信号

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2