sah_ideal采保信号

小师同学

求助:图一是我搭的sah_ideal的testbench
       图二是sah_ideal的veriloga(里面说了vtrans_clk设置为2.5）
       图三是我仿真结果
采保信号的工作原理是：vclk>vtrans_clk则采样；vclk<vtrans_clk则保持
我给vtrans_clk为2.5；vclk为3V的脉冲信号。
但是我仿真结果显示一个周期内，vout一直处在hold阶段。没有看见采样的阶段啊，结果就是vclk信号上升边沿采一个值，然后hold一个周期。周而复始。