FPGA 纯逻辑NVME IP

FPGAyatai · 发表于 2022-2-12 14:46:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 FPGAyatai 于 2022-2-12 15:00 编辑

随着存储速度需求越来越大，SATA的读写速度很多场景就有点吃力了，基于PCIE协议的NVME协议慢慢成为主流厂商的首选，FPGA实现NVME协议是比较复杂的，本文主要基于xilinx的方案，前面说了NVME协议主要基于PCIE协议，XILINX本身就有XDMA这种封装比较好的IP，无形中就大大降低了NVME协议的实现，将XDMA配置为ROOT模式，简单点的方式就是通过ZYNQ这类器件直接控制XDMA实现CQ SQ管理，这种方案相对比较简单，但是灵活性相对较差，另外一种方式就是直接通过hdl管理初始化 CQ SQ等控制

最后：

实际测试发现4X PCIE3.0 读写速度平均2.0GB左右，相比SATA还是很有优势的

更新：
通过VC707开发板测试，PCIE2.0读写，写平均速度1.1GB左右，读平均速度在1.3GB左右
本IP已经在各大主流器件上验证过

https://www.bilibili.com/video/BV1U44y1H7Wj/ B站演示视频

另外本人有SATA、EMMC ufs 万兆TCP UDP协议栈逻辑IP，个人兼职，价格相对公司肯定是有优势的

欢迎有需要的公司及个人交流微信：sun8002-a