电容并联以后面积违反drc

郑伟 · 发表于 2022-1-14 15:11:53

大神们，我出现了一个面积太大的错误，但我也没办法再缩小电容了，该怎么画版图才能规避这个问题
Area of a bottom plate (Mn-1) region in capacitor (include active and dummy capacitor) If capacitor larger than 1225um2, please use combination of smaller capacitor

zhchang · 发表于 2022-1-14 15:26:51

看错误描述是电容太大了，要换成更小的电容并联的形式。
单位电容已经不能再小了吗？

郑伟 · 发表于 2022-1-14 15:38:14

zhchang 发表于 2022-1-14 15:26
看错误描述是电容太大了，要换成更小的电容并联的形式。
单位电容已经不能再小了吗？ ...

它看的是整体，我也试过分成更多小的电容并联，但还是不行

zhchang · 发表于 2022-1-14 15:51:47

郑伟发表于 2022-1-14 15:38
它看的是整体，我也试过分成更多小的电容并联，但还是不行

嗯、那不太清楚了

郑伟 · 发表于 2022-1-14 16:17:24

zhchang 发表于 2022-1-14 15:51
嗯、那不太清楚了

几个电容并联这么连是对的吗，还是说我从开始就连错了

maomao198477 · 发表于 2022-1-14 17:42:59

像smic工艺

yuxidaliumang · 发表于 2022-1-15 13:59:54

把距离拉开一点,让电容的识别层分开呢?没做过mim,猜的

jiaoda · 发表于 2022-1-15 15:18:41

你电容之间不要直接拉同层金属，每个电容之间需要挑层，不然会报天线效应

-随风- · 发表于 2022-2-11 17:33:04

下极板的线要往上跳一层再接到一起

MISU · 发表于 2024-8-31 00:22:23

请问一下楼主最后是怎么解决的？

[求助] 电容并联以后面积违反drc

浏览过的版块

站长推荐 /1