在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2174|回复: 3

[原创] cadence ADE 仿真 电脑配置

[复制链接]
发表于 2021-11-23 15:27:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在跑模拟电路仿真时,Cadence ADE并行APS仿真器调取cpu的线程数有没有限制?

1. 如果没有限制,则(内核)线程多+主频慢的CPU将能发挥最大性能,总体仿真速度将最优;
2. 如果有限制,   则(内核)线程少+主频快的CPU将能发挥最大性能,总体仿真速度将最优.

兄弟们,我在虚拟机跑cadence ade 仿真 ,1ms(32路矩阵)居然花费了16小时,太慢了,目前配置8核intel,请问 2万以内 如何配置能大幅度减少这个时间啊?

买 5950 是不是目前最现实的 (amd 兼容问题) ?

不打算买工作站之类的,目前的通用性强,普通windows下跑虚拟机,各种互换太方便了,

小白来问


发表于 2021-11-23 16:02:34 | 显示全部楼层
好像没啥特别好的办法。降低精度换速度。当然,电路规模足够大的时候,多核是有优势的。规模小了没啥用。具体占用多少线程似乎是软件自己配置的,只能限制最大值?好像是。如果还不行,混仿吧,数字逻辑用Verilog建模,这个快得多。
发表于 2021-11-23 16:04:11 | 显示全部楼层
买PC也没啥可选啊。个人觉得AMD这些年兼容性还好。也没有特别突出的问题。
 楼主| 发表于 2021-11-23 16:09:05 | 显示全部楼层
大哥,日本的逻辑看着是逻辑门,实际里面有竞争冒险,V语言那玩意不能当真
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:29 , Processed in 0.015992 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表