LDO PSR推导过程疑问

海绵

图1基本LDO框图


图2将LDO等效成阻抗分压模型


不是很清楚，这里的输出端为什么等效了Zo和Zo-reg两个负载？Zo-reg是怎么等效出来的？原文说是“shunting effect of the feedback loop”

原文附件在下面

希望前辈们帮忙解答下

BJTUWKF

蹲一个答案跟着学习

MicroEpzc

我来抛砖引玉一下，我的common sense是觉得，这是对应razavi书上的电压电压反馈，因为反馈系数就是β=R2/(R1+R2)嘛，或者说，输出端反馈回输入是并联采样的Vf=β*Vout，所以输出电阻会减小(1+Avβ)倍，输入端反而会增加(1+Avβ)倍，由于LDO要保持较高精度，环路增益会取得比较高，所以就是输出电阻会减小avβ，也就是图中所解释的那样

CmosLgh

嗯嗯 我觉得楼上说的对 输出端电压采样反馈使得输出电阻减小到1/AF倍，F反馈系数。

tjuzhjian

Zo-reg是负反馈产生的，不同频率的时候，它的值应该也不同。

海绵

   

MicroEpzc 发表于 2021-11-4 19:18
我来抛砖引玉一下，我的common sense是觉得，这是对应razavi书上的电压电压反馈，因为反馈系数就是β=R2/(R ...

谢谢你的回复。输出阻抗/1+Aβ 应该是输出端看到的总的等效输出阻抗吧？
这里又把它和开环阻抗Z0并联该作何解释？
感激不尽！

海绵

   

tjuzhjian 发表于 2021-11-4 20:34
Zo-reg是负反馈产生的，不同频率的时候，它的值应该也不同。

谢谢你的回复！
可以详细解释一下负反馈是如何产生Zo-reg 并且将其等效并联在Zo上吗？

苏AE86

LDO是典型的电压反馈系统，其输出阻抗是等于开环输出阻抗的1/（1+环路增益）倍

MicroEpzc

   

海绵 发表于 2021-11-5 09:22
谢谢你的回复。输出阻抗/1+Aβ 应该是输出端看到的总的等效输出阻抗吧？
这里又把它和开环阻抗Z0并联该作 ...

我也是新手一枚，对于这里也不是很懂，说下我的理解吧，希望看贴的大家多多交流。我的看法是这样的，Zo是Vout端单纯看向GND的原生阻抗，这毋庸置疑；Zo-reg是Vref→Vout，这一传输路径输出Vout端的等效Rout，因为是关注VDD到Vout的PSR分压模型嘛，前面EA也有VDD引入的传输路径，这里会不会是考虑VDD和Vref的“叠加效应”来求得电阻，然后再并联到一起简单的近似处理，得到所关注PSR时VDD到Vout的下分压电阻？亦或是说，由于并联电阻的阻值最接近所有并联支路中最小的那个电阻，根据Loop的频率特性，才这么简单近似处理的？这里我也不是很明白，我倾向于前者的想法是因为看到Zo-reg里面已经并联rds了，这样再求rds与Zo-reg分压，总感觉怪怪的。

海绵

dingyixia