设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 在版图绘制中，body接VDD或VSS是如何体现的？ ...

发新帖

查看: 3410|回复: 5

[求助] 在版图绘制中，body接VDD或VSS是如何体现的？

发表于 2021-10-24 15:42:13 | 显示全部楼层 |阅读模式

40资产

刚刚开始学习画版图，LVS验证说mos管的body没有连VDD和VSS——没有那条net，请教一下在版图绘制中怎样连接body的。

最佳答案

查看完整内容

打衬底接触

回复

发表于 2021-10-24 15:42:14 | 显示全部楼层

打衬底接触

EETOP创芯人才网职位发布入口

回复

楼主| 发表于 2021-10-24 20:18:21 | 显示全部楼层

找到衬底接触了，感谢

screenshot-zhuanlan.zhihu.com-2021.10.24-20_16_48.jpg

回复

发表于 2021-10-25 09:01:08 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复

发表于 2023-2-16 09:58:31 | 显示全部楼层

感谢

EETOP创芯人才网简历投递入口

回复

发表于 2023-2-17 11:01:48 | 显示全部楼层

阿里嘎多

EETOP创芯人才网职位发布入口

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 09:38 , Processed in 0.019239 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表