在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4415|回复: 0

[原创] Formality进阶课程技术提升机会来了~小伙伴们看过来

[复制链接]
发表于 2021-10-19 09:44:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
数字芯片设计要经过RTL到DC Netlist转换、DC Netlist到PR Netlist转换,开发过程中又不可避免地要面临多次电路设计的修改,那么如何准确、高效地验证前后功能一致性就成为工程师们需要掌握的一个关键技能。

中科芯云微电子科技有限公司(青岛EDA中心)联合Synopsys将举办“Formality进阶培训”,通过理论和实践结合的方式,让学员掌握形式验证技术、熟练使用Formality工具进行equivalency checking和在验证中常用的debug技巧,快速提升形式验证的职业技能,并加深对RTL以及综合流程和优化技术的理解。



培训目标

  • Describe where Formality fits in the design flow

  • Read a reference design and the libraries for that design into Formality

  • Read a revised design and the libraries for that design into Formality

  • Set up for verification interactively and with scripts

  • Handle common design transformations for easiest verification

  • Guide Formality in matching names between two designs

  • Verify that two designs are equivalent

  • Debug designs proven not to be equivalent

  • Optimize reads, compare point matching and verification




课程安排

Day 1
上午
9:30~9:50
1. Introduction to Equivalency Checking
9:50~10:40
2. Concepts and Steps
10:40~10:50
Break
10:50~12:00
3. Simple Logic Cones and Failing Points
下午
1:30~2:10
4. Multi-Stage Verifications and SVF
2:10~2:50
5. Multi-Voltage Designs and UPF
2:50~3:00
Break
3:00~3:30
6. Hard Verifications and SVP
3:30~3:40
Lab1
3:40~4:00
Lab2
4:00~4:30
Lab3
4:30~4:45
Lab4
4:45~5:15
Lab5
5:15~5:30
Lab6
Day 2
上午
9:30~10:40
7. Efficient Debugging in Formality
10:40~10:50
Break
10:50~12:00
8. RTL and Netlist Interpretation
下午
1:30~2:30
9. Sequential Design Transforms and SVF
2:30~2:40
Break
2:40~3:30
10. Other Design Transforms and SVF
3:30~3:40
11. Conclusion
3:40~4:00
Lab7
4:00~4:30
Lab8
4:30~5:00
Lab9
5:00~5:30
Lab10


讲师介绍

Sun Jingyang 应用工程师
曾就职于国内某上市公司芯片部,主要从事数字芯片设计与验证工作,有多次成功流片经验。现就职于Synopsys,担任应用工程师,精通Synopsys数字前端设计以及验证工具,曾为多家国内外知名半导体企业提供技术支持,并主要承担Design Compiler NXT,PrimeTime, Formality等课程的培训。


参训需求

了解digital ASIC design、综合的基本概念

  • 了解Verilog/VHDL的基本语法、组合和时序逻辑的功能

  • 了解基本的综合流程、综合工具常见的优化操作


熟练使用unix/linux系统,了解tcl基本语法



适用人群

数字芯片相关工程师、集成电路相关专业教师、学生


收费标准

1. 标准学费1600元/人;
2. 学费早鸟价1200元/人,即日起至10月22日前交费可享受,仅限10个名额,先到先得;
3. 团体价(3人及以上团体报名)1000元/人;
4. 青岛国际创新园区内,政府招商引资的微电子企业,每单位有1个免费参加培训的名额,超出名额按1200元/人付费(需提供认定企业专用申请表<青岛EDA中心提供申请表>,企业盖章有效);
5. 全国在校大学生,凭学生证可以享受800元/人优惠价格; 山东高校在校大学生,凭学生证可以享受600元/人优惠价格。


码上报名



码上报名.jpg
时间:2021年10月28日~29日
组织单位:中科芯云微电子科技有限公司(青岛EDA中心)、Synopsys
培训方式:ZOOM+VPN+VNC(培训使用ZOOM直播,VPN+VNC进行实操)

说明
① 园区企业申请表盖章后,扫描件或者照片发送至training@chip-cloud.com,审核通过即可参加。
② 学生注册费,需提供学生证或所在学校出具的学生证明(加盖学校或学院公章),扫描件或者照片发送至training@chip-cloud.com,审核通过后即可参加。
③ 学费含授课费、资料费,培训教材邮寄给学员个人。
④ 未尽事宜,请咨询:18661959955 周老师  13651781526 王老师

付款信息
户 名:中科芯云微电子科技有限公司
开户行:中国建设银行青岛崂山支行
账 号:
37150198682700000951
640?wx_fmt=png.jpg
银行转账



640?wx_fmt=png.jpg
支付宝 支付宝扫一扫.jpg 支付


请于10月25日前,将报名费汇入左侧账户,并在备注中注明(10月28日培训+单位+学员姓名),可开发票。
证书
本次培训由青岛EDA中心及Synopsys联合举办,按时完成培训任务的学员将获得由中科院微电子所EDA中心及Synopsys联合出具的培训证书。


中科芯云微电子科技有限公司

青岛EDA中心(中科芯云微电子科技有限公司)是中科院微电子研究所EDA中心网络化服务平台的分支机构,是青岛“芯谷”建设的集成电路行业公共技术服务平台,是青岛新旧动能转化重大项目之一。


中心作为青岛地区集成电路产业的公共技术服务平台、人才创新培养平台、产业发展促进平台,面向集成电路行业为企业、院校提供从EDA工具、芯片设计研发、人才培训到加工协同的一站式技术服务;同时中心致力于集成电路共性技术研究和科研成果的产业转化,旨在以中科院技术优势和积累服务地方产业,构建集成电路产业的创新和服务环境,促进地方产业的快速发展。


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 22:03 , Processed in 0.016831 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表